[发明专利]一种服务器时序控制方法与装置

说明书

本发明公开了一种服务器时序控制方法与装置，包括在使特定配置模块上电时使用FSM来执行：在处理前的第一时序状态下获取配置模块的在位信号；响应于在位信号指示配置模块在位并且配置模块准备就绪，而从第一时序状态跳转到启用配置模块的第二时序状态，并进一步跳转到处理后的第三时序状态；响应于在位信号指示配置模块不在位，而从第一时序状态直接跳转到第三时序状态。本发明的技术方案能够兼容多个不同配置条件下的服务器时序控制，进而降低开发与维护成本。

技术领域

本发明涉及服务器领域，并且更具体地，特别是涉及一种服务器时序控制方法与装置。

背景技术

随着服务器的高速发展，为满足不同需求往往使用多配置兼容的设计方案。逻辑控制系统由于控制开关机，也需要针对不同配置采用不同的控制方案，因此兼容多配置的CPLD/FPGA逻辑控制系统设计至关重要。但现有技术中的逻辑控制系统的多配置兼容性很差，导致逻辑控制设计复杂繁琐，开发与维护成本高。

针对现有技术中逻辑控制系统的多配置兼容性差导致服务器开发与维护成本高的问题，目前尚未有有效的解决方案。

发明内容

有鉴于此，本发明实施例的目的在于提出一种服务器时序控制方法与装置，能够兼容多个不同配置条件下的服务器时序控制，进而降低开发与维护成本。

基于上述目的，本发明实施例的一方面提供了一种服务器时序控制方法，包括在使特定配置模块上电时使用FSM来执行以下步骤：

在处理前的第一时序状下态获取配置模块的在位信号；

响应于在位信号指示配置模块在位并且配置模块准备就绪，而从第一时序状态跳转到启用配置模块的第二时序状态，并进一步跳转到处理后的第三时序状态；

响应于在位信号指示配置模块不在位，而从第一时序状态直接跳转到第三时序状态。

在一些实施方式中，配置模块为HGX-2板卡；第一时序状态为IDLE状态，第二时序状态为GPU_EN状态，第三时序状态为P12V_EN状态。

在一些实施方式中，响应于在位信号指示配置模块在位并且配置模块准备就绪，而从第一时序状态跳转到启用配置模块的第二时序状态，并进一步跳转到处理后的第三时序状态包括：响应于在位信号指示HGX-2板卡在位、HGX-2板卡准备就绪、且服务器上电，而从IDLE状态跳转到GPU_EN状态，并进一步跳转到P12V_EN状态。

在一些实施方式中，响应于在位信号指示配置模块不在位，而从第一时序状态直接跳转到第三时序状态包括：响应于在位信号指示HGX-2板卡不在位且服务器上电，而从IDLE状态直接跳转到P12V_EN状态。

在一些实施方式中，配置模块为mCPU板卡；第一时序状态为8614_EN状态，第二时序状态为Start_mCPU状态，第三时序状态为SYS_RUN状态。

在一些实施方式中，响应于在位信号指示配置模块在位并且配置模块准备就绪，而从第一时序状态跳转到启用配置模块的第二时序状态，并进一步跳转到处理后的第三时序状态包括：响应于在位信号指示mCPU板卡在位且8614电源准备就绪，而从8614_EN状态跳转到Start_mCPU状态，并进一步跳转到SYS_RUN状态。

在一些实施方式中，响应于在位信号指示配置模块不在位，而从第一时序状态直接跳转到第三时序状态包括：响应于在位信号指示mCPU板卡不在位且8614电源准备就绪、或mCPU板卡在位但GPU供电未准备就绪，而从8614_EN状态直接跳转到SYS_RUN状态。

在一些实施方式中，还包括在下电时使用FSM来执行以下步骤：

在SYS_RUN状态下获取下电信号；

响应于获取到下电信号而从SYS_RUN状态跳转到处理器停用时序状态；