[发明专利]半导体存储器及其制造方法有效
| 申请号: | 201910160760.1 | 申请日: | 2019-03-04 |
| 公开(公告)号: | CN110707094B | 公开(公告)日: | 2023-04-07 |
| 发明(设计)人: | 藤田昌成 | 申请(专利权)人: | 铠侠股份有限公司 |
| 主分类号: | H10B43/35 | 分类号: | H10B43/35 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储器 及其 制造 方法 | ||
1.一种半导体存储器,具备:
第1导电体及第1绝缘体,沿着第1方向交替地积层;以及
多个存储柱,分别贯通所述积层的第1导电体及第1绝缘体,分别包含沿着所述第1方向延伸的半导体、包围所述半导体的侧面的隧道绝缘膜、包围所述隧道绝缘膜的侧面的第2绝缘体、及包围所述第2绝缘体的侧面的阻挡绝缘膜;
所述多个存储柱包含第1存储柱,
所述积层的第1绝缘体包含有在所述第1方向相邻的第1层及第2层,
所述第1层与所述第2层之间的第1导电体包含第1导电部、第2导电部、及第1异质导电部,
所述第1导电部与所述第1层和所述第2层的每一层相接且沿着与所述第1方向交叉的第2方向扩展,
所述第2导电部设置在所述第1存储柱的阻挡绝缘膜与所述第1导电部之间,与所述阻挡绝缘膜及所述第1导电部分别相接,由与所述第1导电部相同的材料形成,
所述第1异质导电部是在所述第1存储柱的所述阻挡绝缘膜与所述第1导电部之间沿着所述第1方向隔着所述第2导电部的1对导电部,由与所述第1导电部及所述第2导电部不同的材料形成。
2.根据权利要求1所述的半导体存储器,其中所述多个存储柱还包含与所述第1存储柱相邻的第2存储柱,
在与衬底的表面平行且包含所述第1异质导电部的截面中,所述第1存储柱的中心与在所述第1异质导电部最远离所述第1存储柱的部分之间的第1间隔比所述第1存储柱的所述中心与所述第2存储柱的中心之间的第2间隔的一半短。
3.根据权利要求1所述的半导体存储器,其中所述多个存储柱还包含与所述第1存储柱相邻的第2存储柱,
所述第1层与所述第2层之间的所述第1导电体还包含第3导电部及第2异质导电部,
所述第3导电部设置于所述第2存储柱的阻挡绝缘膜与所述第1导电部之间,且与所述第2存储柱的所述阻挡绝缘膜和所述第1导电部分别相接,由与所述第1导电部相同的材料形成,
所述第2异质导电部是在所述第2存储柱的所述阻挡绝缘膜与所述第1导电部之间沿着所述第1方向隔着所述第3导电部的1对导电部,由与所述第1导电部、所述第2导电部及所述第3导电部不同的材料形成,
所述第1导电部包含有在所述第1存储柱与所述第2存储柱之间沿着所述第1方向延伸的缝隙。
4.根据权利要求1所述的半导体存储器,还具备绝缘部,该绝缘部设置在沿着与所述第1方向交叉的第3方向延伸且将所述积层的第1导电体及第1绝缘体分断的狭缝内,与所述第1导电部相接,
在所述第1存储柱与所述绝缘部之间不具有存储柱,
在所述第1存储柱与所述绝缘部之间的所述第1导电部不具有缝隙。
5.根据权利要求1所述的半导体存储器,其中在所述第1导电部与所述第2导电部之间形成交界。
6.根据权利要求1所述的半导体存储器,其中所述第1存储柱的所述阻挡绝缘膜包含夹在所述第1层与所述第2层之间的部分。
7.根据权利要求1所述的半导体存储器,其中所述阻挡绝缘膜包含沿着所述第1方向延伸的圆筒状的第1氧化物、及沿着所述第1方向延伸的与所述第1氧化物不同的第2氧化物,
所述第2氧化物包围所述第1氧化物的侧面。
8.根据权利要求1所述的半导体存储器,其中所述第1异质导电部中的所述1对导电部与所述第2导电部分别设置为单环状。
9.根据权利要求1所述的半导体存储器,其中所述第1导电部与所述第2导电部分别包含钨。
10.根据权利要求1所述的半导体存储器,其中所述第1异质导电部包含氮化钛。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910160760.1/1.html,转载请声明来源钻瓜专利网。





