[发明专利]编译量子电路的方法、装置、设备和计算机可读存储介质

说明书

本公开的实施例涉及编译量子电路的方法、装置、设备和计算机程序产品。该方法包括：获取用于量子电路的待编译的逻辑指令，量子电路包括多个量子比特，逻辑指令与多个量子比特中的第一量子比特和第二量子比特相关联，所述多个量子比特中的至少一部分之间能够使用双比特量子门进行操作；在量子电路中确定第一量子比特和第二量子比特之间的路径；以及基于路径，通过添加单比特量子门来生成与逻辑指令相对应的用于所述量子电路的底层指令。

技术领域

本公开的实施例涉及量子计算，并且更具体地涉及用于编译量子电路的方法、设备和计算机可读存储介质。

背景技术

目前，大部分超导量子计算机的拓扑为非强连通图结构，这就限制了硬件的使用，很难或者不能达到通用量子计算。通用量子计算要求任意两个量子比特之间可以任意(互相)连接。换言之，给定(其中U表示计算所使用的通用量子任务所在的空间，2ⁿ表示该空间的大小，n为量子比特数目)，都可以分解为单比特U²和受控非门(CNOT)门的序列的组合。因此，除了要求每个量子比特都可以执行任意的U²以外，还要求任意两个量子比特可以执行CNOT操作。因此，要达到通用量子计算的目的，任意两个量子比特都可以连通，即，整个量子硬件电路需要具有强连通图拓扑。然而，目前的制造工艺，无法制造出合格的(保真度较高的)强连通图拓扑的量子硬件，大多为拓扑为连通图的量子硬件。

发明内容

根据本公开的实施例，提供了一种用于编译量子电路的方案。

在本公开的第一方面，提供了一种用于编译量子电路的方法。该方法包括：获取用于量子电路的待编译的逻辑指令，量子电路包括多个量子比特，逻辑指令与多个量子比特中的第一量子比特和第二量子比特相关联，所述多个量子比特中的至少一部分之间能够使用双比特量子门进行操作；在量子电路中确定第一量子比特和第二量子比特之间的路径；以及基于路径，通过添加单比特量子门来生成与逻辑指令相对应的用于量子电路的底层指令。

在本公开的第二方面，提供了一种用于编译量子电路的装置，包括：逻辑指令获取模块，被配置为获取用于量子电路的待编译的逻辑指令，量子电路包括多个量子比特，逻辑指令与多个量子比特中的第一量子比特和第二量子比特相关联，所述多个量子比特中的至少一部分之间能够使用双比特量子门进行操作；路径确定模块，被配置为在量子电路中确定第一量子比特和第二量子比特之间的路径；以及底层指令生成模块，被配置为基于路径，通过添加单比特量子门来生成与逻辑指令相对应的用于量子电路的底层指令。

在本公开的第三方面，提供了一种电子设备。该电子设备包括：一个或多个处理器；以及存储器，用于存储一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得电子设备实现根据本公开的第一方面的方法。

在本公开的第四方面，提供了一种计算机可读介质，其上存储有计算机程序，该程序被处理器执行时实现根据本公开的第一方面的方法。

提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或主要特征，也无意限制本公开的范围。

附图说明

通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。

图1示出了能够在其中实现本公开的实施例的示例计算环境的示意图；

图2示出了根据本公开的一些实施例的量子电路的拓扑结构的示意图；

图3示出了根据本公开的一些实施例的用于编译量子电路的方法的流程图；

图4示出了根据本公开的一些实施例的量子电路的拓扑结构的示意图；

图5示出了根据本公开的一些实施例的交换门的示意图；