[发明专利]栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动单元，其特征在于，包括上拉节点控制电路、下拉节点控制电路、进位信号输出端和进位信号输出电路；

所述上拉节点控制电路用于在第一时钟信号输入端输入的第一时钟信号的控制下，控制所述上拉节点与输入端之间连通；

所述下拉节点控制电路用于在交流控制信号端输入的交流控制信号和所述上拉节点的电位的控制下，控制下拉节点的电位；

所述进位信号输出电路用于所述上拉节点的电位和所述下拉节点的电位的控制下，控制所述进位信号输出端输出进位信号；

所述输入端与相邻上一级进位信号输出端连接；

所述进位信号输出电路包括第二进位信号输出晶体管；第二进位信号输出晶体管的栅极与所述下拉节点连接，第二进位信号输出晶体管的漏极与进位信号输出端连接，第二进位信号输出晶体管的源极接入第二低电压。

2.如权利要求1所述的栅极驱动单元，其特征在于，所述上拉节点控制电路包括上拉节点控制晶体管；

所述上拉节点控制晶体管的控制极与所述第一时钟信号输入端连接，所述上拉节点控制晶体管的第一极与所述上拉节点连接，所述上拉节点控制晶体管的第二极与所述输入端连接。

3.如权利要求1所述的栅极驱动单元，其特征在于，所述交流控制信号端为第二时钟信号输入端。

4.如权利要求3所述的栅极驱动单元，其特征在于，所述下拉节点控制电路包括第一下拉节点控制晶体管和第二下拉节点控制晶体管；

所述第一下拉节点控制晶体管的控制极与所述第一下拉节点控制晶体管的第一极都与所述第二时钟信号输入端连接，所述第一下拉节点控制晶体管的第二极与所述下拉节点连接；

所述第二下拉节点控制晶体管的控制极与所述上拉节点连接，所述第二下拉节点控制晶体管的第一极与所述下拉节点连接，所述第二下拉节点控制晶体管的第二极与第一电平端连接。

5.如权利要求1所述的栅极驱动单元，其特征在于，所述交流控制信号端包括第一控制电压端和第二控制电压端；所述下拉节点控制电路包括第一下拉控制电路和第二下拉控制电路；所述下拉节点包括第一下拉节点和第二下拉节点；

所述第一下拉控制电路用于在第一控制电压端输入的第一控制电压和所述上拉节点的电位的控制下，控制所述第一下拉节点的电位；

所述第二下拉控制电路用于在第二控制电压端输入的第二控制电压和所述上拉节点的电位的控制下，控制所述第二下拉节点的电位。

6.如权利要求5所述的栅极驱动单元，其特征在于，所述第一下拉控制电路包括第一下拉节点控制晶体管和第二下拉节点控制晶体管，所述第二下拉控制电路包括第三下拉节点控制晶体管和第四下拉节点控制晶体管；

所述第一下拉节点控制晶体管的控制极和所述第一下拉节点控制晶体管的第一极都与所述第一控制电压端连接，所述第一下拉节点控制晶体管的第二极与所述第一下拉节点连接；

所述第二下拉节点控制晶体管的控制极与所述上拉节点连接，所述第二下拉节点控制晶体管的第一极与所述第一下拉节点连接，所述第二下拉节点控制晶体管的第二极与第二电平端连接；

所述第三下拉节点控制晶体管的控制极和所述第三下拉节点控制晶体管的第一极都与所述第二控制电压端连接，所述第三下拉节点控制晶体管的第二极与所述第二下拉节点连接；

所述第四下拉节点控制晶体管的控制极与所述上拉节点连接，所述第四下拉节点控制晶体管的第一极与所述第二下拉节点连接，所述第二下拉节点控制晶体管的第二极与第二电平端连接。

7.如权利要求1至6中任一权利要求所述的栅极驱动单元，其特征在于，还包括上拉节点去噪电路、空白区复位电路和下拉节点去噪电路，其中

所述上拉节点去噪电路用于在复位端输入的复位信号的控制下，对所述上拉节点进行去噪；

所述空白区复位电路用于在空白区复位端输入的空白区复位信号的控制下，对所述上拉节点的电位进行复位；

所述下拉节点去噪电路用于在输入信号的控制下，对下拉节点进行去噪。