[发明专利]使用薄膜晶体管的可重配置的互连布置在审
| 申请号: | 201910145003.7 | 申请日: | 2019-02-27 |
| 公开(公告)号: | CN110197820A | 公开(公告)日: | 2019-09-03 |
| 发明(设计)人: | A.A.沙尔马;J.T.卡瓦列罗斯;G.德维;W.拉赫马迪;R.皮拉里塞蒂 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | H01L23/538 | 分类号: | H01L23/538 |
| 代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 毕铮;申屠伟进 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 互连 薄膜晶体管 金属互连层 可重配置 衬底 半导体 电连接性 电路元件 栅极电极 施加 | ||
1.一种器件,包括:
半导体衬底;
在半导体衬底之上的第一层中的第一晶体管;以及
在半导体衬底之上的第二层中的第二晶体管,第二层不同于第一层,其中第二晶体管是薄膜晶体管。
2.根据权利要求1所述的器件,其中第二晶体管包括第一源极/漏极(S/D)电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质。
3.根据权利要求2所述的器件,其中:
第二晶体管的第一S/D电极和第二S/D电极在第二层的第一子层中,第二晶体管的沟道材料在第二层的第二子层中,并且第二晶体管的栅极电极在第二层的第三子层中,并且
第二子层在第一子层与第三子层之间。
4.根据权利要求3所述的器件,其中第一子层在第二子层与第一层之间。
5.根据权利要求3所述的器件,其中第三子层在第二子层与第一层之间。
6.根据权利要求2-4中任一项所述的器件,其中:
第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质。
7.根据权利要求6所述的器件,其中:
所述器件此外在第一层中包括第三晶体管,第三晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极以及在第三晶体管的栅极电极与沟道材料之间的栅极电介质,并且
第二晶体管的第二S/D电极与第三晶体管的第一S/D电极电连续。
8.根据权利要求2、3或5中任一项所述的器件,其中:
第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质,并且
第二晶体管的栅极电极与第一晶体管的栅极电极电连续。
9.根据权利要求2-5中任一项所述的器件,其中第二晶体管的沟道材料在第二晶体管的第一S/D电极和第二S/D电极中之一与第二晶体管的栅极电极之间。
10.根据权利要求9所述的器件,其中第二晶体管的第一S/D电极、第二S/D电极、以及栅极电极中的每一个被电连接到相应导电过孔和相应导电线中的至少一个。
11.根据权利要求2-5中任一项所述的器件,其中第二晶体管的第一S/D电极或第二S/D电极包括金属。
12.根据权利要求2-5中任一项所述的器件,其中第二晶体管的第一S/D电极或第二S/D电极包括半导体和n型掺杂剂。
13.根据权利要求2-5中任一项所述的器件,其中第二晶体管的沟道材料包括以下各项中的一个或多个:氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、氧化铟镓锌(IGZO)、碲化铟、辉钼矿、钼联硒化物、钨联硒化物、二硫化钨、以及黑磷。
14.根据权利要求2-5中任一项所述的器件,此外包括:
存储元件,存储元件被耦合到第二晶体管的第一S/D电极或第二S/D电极。
15.根据权利要求14所述的器件,其中存储元件包括电阻性随机存取存储器(RRAM)元件、动态随机存取存储器(DRAM)元件、或磁性随机存取存储器(MRAM)元件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910145003.7/1.html,转载请声明来源钻瓜专利网。





