[发明专利]一种阵列基板及其制造方法

说明书

本发明提供一种阵列基板及其制造方法，包括像素区和端子区；像素区包括栅极、栅极绝缘层、金属氧化物半导体层、源极和漏极，第一绝缘层、第二绝缘层、共通电极、第三绝缘层、像素电极、第四过孔，像素电极通过第四过孔与漏极导通；端子区包括栅极、栅极绝缘层、金属氧化物半导体层、源极和漏极、第一绝缘层、第二绝缘层、第三绝缘层、像素电极、第五过孔，像素电极通过第五过孔与栅极导通。本发明通过像素区对光刻胶、第三绝缘层、第一绝缘层同时进行刻蚀，端子区对第三绝缘层、第一绝缘层、栅极绝缘层同时进行刻蚀，可以减少像素区对第一绝缘层、第二绝缘层和漏极表面过刻的影响，降低过孔处阻抗。

技术领域

本发明涉及显示装置制造技术领域，特别涉及一种阵列基板及其制造方法。

背景技术

液晶显示装置是目前使用最广泛的一种平板显示装置，液晶显示面板包括相对设置的阵列基板及彩膜基板，其中阵列基板的制造是通过多道构图工艺从而形成多个薄膜图形，每一道构图工艺都包括掩膜、曝光、显影、刻蚀和剥离等工艺，为了降低液晶显示面板的价格和提高产品的良率，技术人员都在致力于减少构图工艺的次数。

通常，BCE工艺一般采用8道光罩工艺，通过采用MTM(Multi-Tones Mask，多色调掩膜)技术，可以将原来的8道光罩减少至6道光罩工艺，但是6道光罩工艺中端子区采用将第一无机绝缘层、第二无机绝缘层、栅极绝缘层三层一起刻蚀，从而使像素电极能够和栅极导通，由于端子区第一无机绝缘层和第二无机绝缘层总厚度为而像素区第一无机绝缘层和第二无机绝缘层总厚度只有当端子区采用将第一无机绝缘层、第二无机绝缘层、栅极绝缘层三层一起刻蚀时，必然导致像素区第一无机绝缘层和第二无机绝缘层出现100％过刻，像素区过孔位置处有机绝缘层刻蚀速率比第二无机绝缘层快，出现有机绝缘层倒退到第二无机绝缘层里面形成倒角(Taper)，像素电极在此倒角位置容易出现断线；此外，第一无机绝缘层和第二无机绝缘层接触位置存在“倒刺”的情况，表面不平整也容易导致像素电极出现断线，从而影响过孔阻抗；因过刻时间较久，过孔处漏极(Drain)材料Cu表面会受到干刻刻蚀气体影响，膜厚会发生减薄现象。

发明内容

本发明的目的是提供一种阵列基板及其制造方法，旨在解决现有工艺中像素电极在过孔位置容易出现断线，导致过孔阻抗过大的问题。

本发明提供一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，包括如下步骤：

S1：采用第一金属分别在玻璃基板的像素区和端子区上形成栅极；

S2：形成覆盖栅极的栅极绝缘层，在栅极绝缘层上方形成半导体层，采用第二金属形成位于像素区的半导体层两侧的源极和漏极以及形成位于端子的半导体层上方的金属接触层，其中像素区的源极和漏极均与半导体层的两侧接触，端子区的金属接触层与半导体层上方接触；

S3：形成覆盖源极、漏极和金属接触层的第一绝缘层，形成覆盖第一绝缘层的第二绝缘层；曝光掉像素区的漏极上方的部分第二绝缘层并形成位于漏极上方的第一过孔；同时刻蚀掉端子区的金属接触层两侧的部分第二绝缘层并形成位于金属接触层两侧的第二过孔；

S4：在像素区的第二绝缘层上方形成共通电极，刻蚀掉像素区第一过孔上方的共通电极形成第三过孔，同时刻蚀掉位于端子区的部分第一绝缘层；

S5：在步骤S4的基础上覆盖形成第三绝缘层，在第三绝缘层上方涂覆光刻胶；

S6：采用半色调掩膜版对像素区和端子区光刻胶进行曝光，将像素区的第三过孔内的光刻胶部分曝光掉，端子区第二过孔底部的光刻胶全部曝光除掉，端子区第二过孔侧壁上的光刻胶仍然保留，部分金属接触层上方的光刻胶全部曝光掉并形成第一金属接触孔；