[发明专利]处理单元设置有输入复用器的人工智能模块和系统芯片

权利要求书

1.一种包括人工智能AI模块的芯片电路，所述AI模块包括：按第一维度和第二维度排列成二维阵列的多个处理单元PE，各处理单元能够完成逻辑和/或乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作；处理单元还包括至少一个输入复用器MUX1、MUX2、MUX3；所述输入复用器用于接收第一维度和/或第二维度上不同方向的输入数据，并且从其中选择一个数据供处理单元进行处理；二维阵列中的各处理单元共用同一个时钟信号进行运算；第一维度和第二维度彼此垂直。

2.根据权利要求1所述的芯片电路，其特征在于，处理单元包括运算单元ALU、加法器ADD、第一寄存器REG1和第二寄存器REG2、至少一个复用器和第四复用器MUX4；运算单元对来自至少一个输入复用器的第一数据和第二数据进行运算而得到运算结果；第四复用器MUX4从第一寄存器的输出数据和来自至少一个输入复用器的第三数据中选择一个数据输出；加法器将运算结果和第四复用器的输出相加，相加之后的和值寄存在第一寄存器REG1中；第一数据还寄存在第二寄存器中并且经其输出端输出。

3.根据权利要求2所述的芯片电路，其特征在于，所述至少一个输入复用器包括第一复用器MUX1；第一复用器从第一数据输入端的多个端口选择第一数据。

4.根据权利要求2所述的芯片电路，其特征在于，所述至少一个输入复用器包括第二复用器MUX2；第二复用器从系数输入端的多个端口选择第二数据。

5.根据权利要求2所述的芯片电路，其特征在于，所述至少一个输入复用器包括第三复用器MUX3；第三复用器从第二数据输入端的多个端口选择第三数据。

6.根据权利要求2所述的芯片电路，其特征在于，所述运算单元根据广播的操作码确定的算法进行运算。

7.一种系统芯片，包括：如权利要求1-6之一所述的芯片电路；

FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据。

8.如权利要求7所述的系统芯片，其特征在于，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线架构，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA的绕线架构。