[发明专利]一种集成FPGA和人工智能模块的系统芯片

权利要求书

1.一种系统芯片，包括：

至少一个AI模块，所述AI模块包括设置在输入侧/方的输入复用器，用于将与输入侧/方相对的输出侧/方的第二边缘处理单元(PE)的输出耦合到输入侧/方的第一边缘处理单元；

至少一个FPGA模块，与所述AI模块耦合，以便自AI模块发送数据或者接收数据；

至少一个处理器，用于执行FPGA和AI模块的配置或控制。

2.根据权利要求1所述的系统芯片，其特征在于，包括存储器。

3.根据权利要求1所述的系统芯片，其特征在于，包括总线，经过所述总线，至少一个处理器执行FPGA和AI模块的配置或控制。

4.根据权利要求3所述的系统芯片，其特征在于，FPGA模块经由总线接口模块(BIM)与总线相连。

5.根据权利要求3所述的系统芯片，其特征在于，AI模块经由总线接口模块与总线相连。

6.根据权利要求1所述的系统芯片，其特征在于，所述至少一个处理器由至少一个FPGA模块中的部分子模块以软核方式实施。

7.如权利要求1所述的系统芯片，其特征在于，AI模块嵌入FPGA模块中以便复用FPGA模块的绕线资源，以便自AI模块发送数据或者接收数据，皆经由所述的复用的FPGA的绕线资源。

8.如权利要求1所述的系统芯片，其特征在于，第一边缘处理单元和第二边缘处理单元位于同一行/列。

9.如权利要求1所述的系统芯片，其特征在于，第一边缘处理单元和第二边缘处理单元分别属于相邻的行/列。

10.如权利要求1所述的系统芯片，其特征在于，AI模块的绕回功能的选择，是由所述至少一个处理器经由总线接口模块将配置参数写进一个寄存器，来进行AI模块的输入复用器的配置选择。

11.如权利要求1所述的系统芯片，其特征在于，处理单元(PE)包括：第一输入复用器和第二输入复用器(IMUX1和IMUX2)，用于各自接收沿第一维度和第二维度不同方向的输入数据，并且第一输入复用器选通至少一个数据，送入可编程功能单元的输入端，第二输入复用器选通至少一个数据，送入可编程功能单元的另一个输入端；

可编程功能单元(PFU)，用于对第一输入复用器和第二输入复用器分别选通的数据进行逻辑和/或算法运算；然后，该运算结果寄存在寄存器(REG)中；

输出复用器(OMUX)，用于对寄存器中寄存的运算结果和第一输入复用器所选通的输入数据进行选通输出，该输出可以沿第一维度和第二维度不同方向输出。

12.如权利要求11所述的系统芯片，其特征在于，在AI模块内的各处理单元内，对不同输入数据的选择，是由至少一个处理器经由总线接口模块写进一个寄存器来进行配置选择的。