[发明专利]集成单指令多数据流架构人工智能模块的系统芯片有效
| 申请号: | 201910103584.8 | 申请日: | 2019-02-01 |
| 公开(公告)号: | CN109933369B | 公开(公告)日: | 2021-09-21 |
| 发明(设计)人: | 连荣椿;王海力;马明 | 申请(专利权)人: | 京微齐力(北京)科技有限公司 |
| 主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F15/80;G06F15/173;G06N3/063 |
| 代理公司: | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人: | 陈霁 |
| 地址: | 100080 北京市海淀区*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 集成 指令 多数 架构 人工智能 模块 系统 芯片 | ||
1.一种系统芯片,包括:
至少一个FPGA模块;
至少一个人工智能AI模块,采用单指令多数据流SIMD的架构;所述AI模块嵌入所述FPGA模块中;
接口模块,用于将至少一个FPGA模块和至少一个AI模块连通,以便至少一个FPGA模块向至少一个AI模块发送指令并且相互交换数据,所述接口模块是所述FPGA内带的接口模块;
其中,FPGA模块则为AI模块提供单指令多数据流(SIMD)所用的指令和AI模块所需的数据;AI模块对所述数据执行和指令有关的运算。
2.根据权利要求1所述的系统芯片,其特征在于,所述指令由FPGA内的存储模块提供。
3.根据权利要求1所述的系统芯片,其特征在于,AI模块包括多个执行单元,各执行单元的输入数据由FPGA模块内的存储单元经接口模块提供;执行单元的输出数据经接口模块传送到FPGA模块内的存储单元。
4.根据权利要求3所述的系统芯片,其特征在于,所述执行单元包括至少两个输入寄存器,用于接收输入数据;功能子模块,用于根据来自至少两个输入寄存器的输入数据执行由指令输入端输入的指令所选定的计算或逻辑运算;输出寄存器,用于暂存功能子模块的运算结果。
5.根据权利要求1所述的系统芯片,其特征在于,FPGA模块内的控制子模块经接口模块给AI模块提供控制信号,以便AI模块在控制信号的控制下进行操作。
6.根据权利要求1所述的系统芯片,其特征在于,AI模块的状态信号经接口模块提供给FPGA模块内的控制子模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司,未经京微齐力(北京)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910103584.8/1.html,转载请声明来源钻瓜专利网。





