[发明专利]多个旋转变压器的并行数据采集电路及自动采集方法

权利要求书

1.多个旋转变压器的并行数据采集电路，其特征是在于它包括多个励磁电源(1)、多个旋转变压器(2)、多个差分滤波电路(3)、多个AD2S80A芯片(4)和一个现场可编程门阵列FPGA；

励磁电源(1)：每个励磁电源(1)连接一个旋转变压器(2)的励磁绕组以提供励磁电流，同时每个励磁电源(1)连接一个AD2S80A芯片(4)，为其提供工作电源；

旋转变压器(2)：每个旋转变压器(2)包括一个励磁绕组、铁芯和二个感应绕组；

差分滤波电路(3)：每个差分滤波电路(3)的正弦差分信号的两个输入端连接旋转变压器(2)一个感应绕组的两端，对输入的信号进行差分运算和滤波并输出；每个差分滤波电路(3)的余弦差分信号的两个输入端连接旋转变压器(2)另一个感应绕组的两端，对输入的信号进行差分运算和滤波并输出；

AD2S80A芯片(4)：每个AD2S80A芯片(4)的两个信号输入端分别连接差分滤波电路(3)的两路正交信号输出端，对输入的信号进行模/数转换；多个AD2S80A芯片(4)的十六位并行数据端口连接在一条数据总线上并连接到现场可编程门阵列FPGA的并行数据输入端口；

现场可编程门阵列FPGA：现场可编程门阵列FPGA按照旋转变压器(2)的个数设置相应个数的数据通道，以分别接收每个AD2S80A芯片(4)输出的十六位并行数据；每个数据通道的使能信号ENABLE输出端分别连接到一个AD2S80A芯片(4)的使能信号ENABLE输入端；每个处理单元的状态信号BUSY输入端分别连接一个AD2S80A芯片(4)的状态信号BUSY输出端；

每个旋转变压器的励磁电源(1)、差分滤波电路(3)和AD2S80A芯片(4)作为独立模块。

2.采用权利要求1所述并行数据采集电路的并行数据自动采集方法，其特征在于它包括下述步骤：一、上电，AD2S80A芯片(4)输出高阻状态信号BUSY，现场可编程门阵列FPGA输出的使能信号ENABLE为高电平，以保证每一个AD2S80A芯片(4)并行数据输出端口处于高阻状态，防止总线冲突；二、旋转变压器(2)实时采集转角变化的信号，对采集到的转角变化信号进行差分滤波；三、差分滤波后的转角信号，在AD2S80A芯片(4)中完成模/数转换，并且使高阻的状态信号BUSY翻转为有效；四、现场可编程门阵列FPGA根据状态信号BUSY的指示，控制相应的AD2S80A芯片(4)使能信号ENABLE翻转为有效，同时打开并行数据总线中的数据锁存器；五、完成了模/数转换的转角数据通过十六位并行数据总线传递到现场可编程门阵列FPGA中相应的数据通道中。

3.根据权利要求2所述的并行数据自动采集方法，其特征在于ENABLE信号进行上拉。

4.根据权利要求2所述的并行数据自动采集方法，其特征在于旋转变压器的励磁电源采用频率为10KHz、有效值为5V的正弦电源信号。

5.根据权利要求2所述的并行数据自动采集方法，其特征在于现场可编程门阵列FPGA对四个BUSY信号进行编码，共有16种状态。

6.根据权利要求5所述的并行数据自动采集方法，其特征在于AD2S80A芯片(4)的模/数转换数据输出通过BUSY信号指示，当BUSY信号为高电平时，表示AD2S80A正在转换旋转变压器的角度信息，当BUSY信号为低电平时，表示转换结束，允许进行数据读取。

7.根据权利要求5所述的并行数据自动采集方法，其特征在于现场可编程门阵列FPGA的ENABLE信号控制并行转换数据的输出，当ENABLE信号为高电平时，并行数据总线处于高阻状态；当ENABLE信号为低电平时，并行数据总线有效。

8.根据权利要求7所述的并行数据自动采集方法，其特征在于每个BUSY信号增加了数字滤波器，然后对4个模块输出的BUSY信号进行编码，共有16种状态，在FPGA程序中控制每次数据读取，只有一个模块通道的ENABLE信号有效。

9.根据权利要求8所述的并行数据自动采集方法，其特征在于一个通道有效时，可直接控制相应的ENABLE信号；当两个或两个以上通道有效时，需要根据数据输出的稳定时间，控制ENABLE信号分时输出，保证读取数据有效，当下状态读取完成之后，开始新的状态处理。