[发明专利]补偿非易失存储元件编程时电荷流失与源极线偏置的方法

说明书

一种补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其步骤包含以第一参考电压读取前次编程页来产生原前次编程模式、将该原前次编程模式与当前编程模式合并以产生合并后编程模式、以第二参考电压读取该前次编程页来产生检验后前次编程模式、以及将该检验后前次编程模式与该合并后编程模式合并以产生补偿后当前编程模式，其中该第二参考电压高于该第一参考电压。

技术领域

本发明通常关于一种编程非易失性存储元件的方法，更具体地，关于一种编程非易失性存储元件来补偿其在多次编程后电荷流失与源极线偏置的方法。

背景技术

固态内存能够以非易失性(non-volatile)的方式来存储电荷，特别是以电可擦可编程只读存储器(electrically-erasable programmable read-only memory，EEPROM)以及闪存EEPROM的形式封装在小尺寸外型的存储卡中，其近来成为多种移动或手持式装置，特别是信息装置与消费性电子产品等的存储方案选择。与同是固态内存的随机存取存储器(random access memory，RAM)不同的是，闪存是非易失性质的，其在电源关闭后也能够保留所存储的数据。尽管成本较高，越来越高比例的闪存被用在大容量存储应用中。不论是内建式或是外插式，闪存因为其尺寸小、低能耗、高速、高可靠性等诸多优点，非常适合用在移动或手持式装置存储的场合。

上述的EEPROM或是可擦可编程只读存储器(EPROM)都是非易失性内存的一种，其存储单元中所存储的数据可以被擦除并写入或“编程”(program)新的数据。两者都在场效应晶体管结构中采用(未连接式的)浮栅，其设置在半导体基板中介于源极与漏极之间的通道区上头。浮栅上会设置控制栅，其晶体管的临界电压特性是受浮栅中所留存的电荷量所控制。此即当浮栅中的电荷量为一定水平时，要让此晶体管开路就必须在控制栅施加对应的临界电压，以让电流能在源极漏极之间流动。

非易失性存储元件常见的一个问题就是电荷流失。编程过的存储单元中会有个别累积的电荷量，其以足够分立的量子域形态保存在单元之中，因此当临界的读取电压施加在编程过的存储单元时可以清楚准确地判别出该单元的编程态。当以高速高效能模式来存取数据时，编程过的闪存存储单元所积存的电荷总量会随着时间产生变化(电荷漂移)。多种环境上或运作上的因素都可能会影响闪存存储单元中的电荷漂移率。特别是存储单元在维持其编程态一段特定时间后有可能发生此电荷流失的现象，其单元中的电荷水平不断随着浮栅漏电而下移。例如，固有的电荷流失现象即是因为存储单元在经受编程脉冲后电子从浮栅邻近的穿隧氧化层外漏所致。

图1A即以数量分布对读取电压的坐标方式(如位数)来表达出存储元件在编程时所发生的电荷流失现象。图中的VL是理想情况下某编程态(以虚线表示)数量分布中的最低分布电压，而图中VR是读取时的参考电压，如0伏，其作为判别水平根据所读取到的电压将单元划分为某第一编程态(如“H”态)或是某第二编程态(如“L”态)。最低分布电压VL与参考电压VR之间的间距M1是预设来避免读取错误的判别容限。从图中可以看到电荷流失问题会导致部分的数量分布曲线往判别容限区域延伸(以实线表示)。此现象会造成部分本来应该被划分为“H”态(较不导电)的单元被误分为“L”态(较导电)。换句话说，电荷流失问题会减少不同编程态之间的判别容限(如M1→M2)，进而增加了读取错误的可能性。

非易失性存储元件另一个常见的问题是源极线偏置(source line bias)，此问题特别容易发生在那些将大量存储单元的源极连接到一个源极线来接地的内存架构中，其会使用共同的源极线对这些单元做并行读取的动作而使得电流流过源极线。然而，由于源极线本身具有一定的电阻，这会使得真实的接地端与连着诸多存储单元的源极线之间产生一定的压差。读取期间，控制栅所提供的临界电压是以源极线为准的，然而系统电力端却是以真实接地端为准，因此所读取检测到的电压值会因为此源极线偏置现象而变得不准确。