[发明专利]一种芯片静电防护的方法、装置及系统

说明书

本发明提供了一种芯片静电防护的方法、装置及系统，通过在芯片内设置单次触发电路，并监测芯片的工作状态，在检测到芯片受到ESD冲击，导致芯片的工作状态出现异常后，向设置在芯片外部的信号处理装置发送工作状态异常信号。信号处理装置可以根据接收到的工作状态异常信号，向设置在芯片内部的单次触发电路发送中断触发信号，以使得单次触发电路可以控制芯片的电源切断预设时间，消除了芯片内的电子元件的ESD问题，避免了闩锁效应对芯片的进一步损坏，确保了芯片的安全性和可靠性。

技术领域

本发明涉及集成电路技术领域，特别涉及一种芯片静电防护的方法、装置及系统。

背景技术

芯片也可以称为集成电路，随着集成电路制造工艺的不断发展，芯片封装密度和集成度越来越高，芯片尺寸越来越小，电路模块之间的干扰也越来越明显，产生闩锁效应的几率越来越高。静电是一种看不见的破坏力，会对电子元器件产生影响，ESD(Electro-Static discharge，静电释放)和相关的电压瞬变都会引起闩锁效应。ESD问题会导致芯片电流不断增大，最终将烧毁芯片。闩锁效应是指CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体，是指制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片)器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流通路。闩锁效应的存在将导致电路无法正常工作，甚至烧毁电路。

现有技术中，防止闩锁效应措施通常分为工艺、版图、电路等方面，在工艺层面，通过在基底改变金属的掺杂浓度，降低BJT(Bipolar Junction Transistor，双极型晶体管)的增益从而防止闩锁效应的产生。在版图方面，通过添加guard ring(保护环)等削弱寄生晶体管之间的耦合作用。在电路方面，设计电源钳位电路措施保证PN结反偏等。虽然采取上面措施可以尽可能避免闩锁效应的产生，但是由于实际制造过程中的种种局限性，闩锁效应并不能完全被消除。

如何消除芯片电路中的静电问题，解决闩锁效应的问题，确保芯片的稳定性和安全性，是本领域亟需解决的技术问题。

发明内容

本发明实施例提供了一种芯片静电防护的方法、装置及系统，消除了芯片内的电子元件的ESD问题，避免了闩锁效应对芯片的进一步损坏。

一方面，提供了一种芯片静电防护的方法，在所述芯片内设置单次触发电路，所述方法，包括：

监测芯片的工作状态；

在检测到所述芯片的工作状态出现异常时，向信号处理装置发送工作状态异常信号，以使得所述信号处理装置向所述单次触发电路发送中断触发信号；

利用所述单次触发电路根据所述中断触发信号，控制所述芯片的电源断开预设时间。

在一个实施方式中，所述方法还包括：

检测到所述芯片的工作状态出现异常时，控制所述芯片进行复位。

在一个实施方式中，所述方法还包括：

在所述预设时间之后，所述单次触发电路恢复稳态，控制所述芯片的电源导通。

另一方面，本说明书实施例提供了一种芯片静电防护的装置，在芯片内设置单次触发电路，所述装置包括：

工作状态监测模块，用于监测芯片的工作状态；

异常信号发送模块，用于在检测到所述芯片的工作状态出现异常时，向信号处理装置发送工作状态异常信号，以使得所述信号处理装置向所述单次触发电路发送中断触发信号；

电源切断模块，用于利用所述单次触发电路根据所述中断触发信号，控制所述芯片的电源断开预设时间。

在一个实施方式中，所述装置还包括：