[发明专利]FPGA及深度残差网络实现方法、系统、计算机介质

说明书

本申请公开了一种PFGA及深度残差网络实现方法、系统、计算机介质，其中，深度残差网络实现系统借助权重缓冲模块、特征数据缓冲模块、内存读取模块、Winograd变换模块、卷积模块、标准化模块、残差模块、激活模块、最大池化模块及内存写回模块在FPGA实现了深度残差网络，由于FPGA低延迟和低功耗的特点，借助FPGA实现的深度残差网络也具有低延迟和低功耗的特点，相应的，适用性较好。本申请提供的一种FPGA及深度残差网络实现方法、计算机可读存储介质也解决了相应技术问题。

技术领域

本申请涉及软件技术领域，更具体地说，涉及FPGA及深度残差网络实现方法、系统、计算机介质。

背景技术

深度残差网络在深度学习中起着重要作用，并且由于其高识别率而被广泛用于图像分类。然而，随着数据中心和嵌入式系统中数据量的增加，性能和功耗成为深度残差网络发展的制约因素，使得深度残差网络的适用性降低。

为了提高深度残差网络的适用性，现有的一种解决方式是采用GPU(GraphicsProcessing Unit，图形处理器)来异构加速深度残差网络。然而，采用GPU异构加速深度残差网络的方法中仍存在功耗较大的问题。

综上所述，如何提供一种功耗低且适用性好的深度残差网络是目前本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种深度残差网络实现系统，其能在一定程度上解决如何提供一种功耗低且适用性好的深度残差网络的技术问题。本申请还提供了一种FPGA及深度残差网络实现方法、计算机可读存储介质。

为了实现上述目的，本申请提供如下技术方案：

一种深度残差网络实现系统，应用于FPGA，包括：

权重缓冲模块，用于缓存与所述FPGA连接的主机端设备发送的权重数据；

特征数据缓冲模块，用于缓存所述主机端设备发送的特征数据和内存写回模块发送的数据；

内存读取模块，用于在每个运算时刻，在所述权重缓冲模块中读取目标权重数据，在所述特征数据缓冲模块中读取目标特征数据；

Winograd变换模块，用于对所述目标权重数据和所述目标特征数据进行Winograd变换，得到变换权重数据和变换特征数据；以及对卷积模块的卷积运算结果进行Winograd变换，得到变换结果；

所述卷积模块，用于对所述变换权重数据和所述变换特征数据进行卷积运算，得到卷积运算结果；

标准化模块，用于对所述变换结果进行标准化处理，得到标准化处理结果；

残差模块，用于读取所述特征数据缓冲模块中的第一特征数据，并对所述标准化处理结果和所述第一特征数据进行加和，得到残差处理结果；

激活模块，用于对所述残差处理结果进行激活处理，得到激活处理结果；

最大池化模块，用于对所述激活处理结果进行最大池化处理，得到最大池化处理结果；

所述内存写回模块，用于将所述最大池化处理结果写回所述特征数据缓冲模块。

优选的，所述Winograd变换模块包括：

第一Winograd变换单元，用于将所述目标特征数据作为所述变换特征数据；

第二Winograd变换单元，用于对所述目标权重数据进行复制，得到所述变换权重数据；

第三Winograd变换单元，用于将所述卷积运算结果作为所述变换结果。

优选的，所述Winograd变换模块进行Winograd变换的算法包括F(2，3)Winograd变换算法。