[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底，所述基底内具有隔离结构；在基底上形成第一栅极结构；在第一栅极结构两侧分别形成第一开口和第二开口，所述第一开口位于所述第一栅极结构和所述隔离结构之间，且所述第一开口至少部分侧壁暴露出所述隔离结构侧壁；对所述第一开口的内壁表面进行表面处理；在所述表面处理之后，分别在所述第一开口内和第二开口内形成外延层。所形成的半导体结构提高了栅极两侧载流子的迁移速率，改善了晶体管的性能。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

在先进互补金属氧化物半导体(CMOS)制造产业技术中，为了提高晶体管沟道区的应力，增强载流子迁移率；其中使用嵌入式硅锗来形成源区和漏区，从而对沟道区施加压应力，使得P型金属氧化物半导体(PMOS)的性能得到明显改善。为达到更好的效果，一般在源漏区外延硅锗之前需要通过刻蚀形成凹陷(Recess)，刻蚀后形成Σ型凹陷，然后在Σ型凹陷内外延生长硅锗以增强施加应力的效果，提高半导体结构的性能。

然而，现有技术中，外延层生长的硅锗体积不均匀，使得不同位置晶体管的电学性能有差异。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，提高了栅极两侧载流子的迁移速率，改善了半导体结构的性能。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有隔离结构；在基底上形成第一栅极结构；在第一栅极结构两侧分别形成第一开口和第二开口，所述第一开口位于所述第一栅极结构和所述隔离结构之间，且所述第一开口至少部分侧壁暴露出所述隔离结构侧壁；对所述第一开口的内壁表面进行表面处理；在所述表面处理之后，分别在所述第一开口内和第二开口内形成外延层。

可选的，至少部分第一开口的内壁表面晶面为(111)晶面。

可选的，所述第一开口的侧壁与基底表面呈“Σ”形。

可选的，所述第二开口的侧壁与基底表面呈“Σ”形。

可选的，所述第一开口的形成方法包括：采用各向异性的干法刻蚀工艺刻蚀所述第一栅极结构两侧的基底，在所述第一栅极结构两侧的基底内形成初始开口；采用各向同性的湿法刻蚀工艺刻蚀所述初始开口，形成所述第一开口和第二开口。

可选的，所述表面处理用于减少第一开口内壁的(111)晶面。

可选的，所述表面处理工艺为干法刻蚀工艺。

可选的，所述干法刻蚀工艺的参数包括：气体包括卤素气体，所述卤素气体包括氯气，所述氯气流量为50标准毫升/分～150标准毫升/分，气压为10毫托～200毫托，源射频功率为200瓦～1000瓦，偏置电压为30伏～200伏。

可选的，所述第一开口和第二开口的形成方法包括：在所述第一栅极结构的侧壁形成第一阻挡层；以第一阻挡层为掩膜刻蚀所述第一栅极结构两侧的基底，在所述基底内形成所述第一开口和第二开口。

可选的，所述第一阻挡层的材料包括氮化硅。

可选的，所述第一阻挡层的厚度为70埃～200埃。

可选的，所述基底包括第一区和第二区；所述第一栅极结构位于所述基底的第一区上。

可选的，所述第一阻挡层的形成方法包括：在基底上形成第一阻挡膜，形成第一阻挡膜的工艺包括气相沉积工艺；回刻蚀第一区的第一阻挡膜，直至暴露出所述基底表面，形成所述第一阻挡层。

可选的，还包括：在基底上形成第二栅极结构，所述第二栅极结构与所述第一栅极结构相邻；所述第二开口位于相邻的第一栅极结构和第二栅极结构之间的基底内。

可选的，所述外延层的材料包括硅锗。