[发明专利]散热集成的电路芯片及其制作方法在审
申请号: | 201910079338.3 | 申请日: | 2019-01-28 |
公开(公告)号: | CN109671685A | 公开(公告)日: | 2019-04-23 |
发明(设计)人: | 孙海燕;葛明敏;赵继聪;黄静;孙玲;方家恩;彭一弘 | 申请(专利权)人: | 南通大学;成都芯锐科技有限公司 |
主分类号: | H01L23/367 | 分类号: | H01L23/367;H01L23/498;H01L21/48;H01L21/60 |
代理公司: | 江苏隆亿德律师事务所 32324 | 代理人: | 岑志剑;倪金磊 |
地址: | 226019 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 垂直通孔 导热柱 导电 电路芯片 底层硅 顶层硅 绝缘层 散热 集成电路 集成电路整合 电学隔离层 电学连接 散热性能 纵向设置 内侧壁 下表面 底端 制作 裸露 芯片 贯穿 | ||
1.散热集成的电路芯片,其特征在于,包括SOI片,所述SOI片自上而下包括顶层硅(4)、绝缘层(5)及底层硅(6),所述SOI片纵向设置多个垂直通孔(9),所述垂直通孔(9)贯穿所述绝缘层(5)及底层硅(6),各所述垂直通孔(9)内均设置导电导热柱(2),所述导电导热柱(2)底端裸露于所述底层硅(6)下表面,所述垂直通孔(9)内侧壁设置电学隔离层(3),至少部分数量的所述导电导热柱(2)端部抵于所述顶层硅(4)底部,所述电路芯片还包括制成于所述顶层硅(4)的集成电路(1),至少部分所述导电导热柱(2)端部与所述集成电路(1)电学连接。
2.根据权利要求1所述的散热集成的电路芯片,其特征在于,所述集成电路(1)配置有电学焊盘(7),至少部分所述导电导热柱(2)端部电学连接所述电学焊盘(7)实现与所述集成电路(1)的电学连接。
3.根据权利要求2所述的散热集成的电路芯片,其特征在于,与所述集成电路(1)具备电学连接的导电导热柱(2)位于所述集成电路(1)在所述底层硅(6)的投影区域的之外。
4.权利要求3所述的散热集成的电路芯片的制作方法,其特征在于,包括
制作集成电路的步骤,SOI片的顶层硅(4)表面制作集成电路(1),并于所述集成电路(1)表面制作电学焊盘(7),及如下步骤:
步骤1、刻蚀预设参数的SOI片的底层硅(6)至绝缘层(5)形成多个垂直通孔(9);
步骤2、于各所述垂直通孔(9)的内侧壁制作电学隔离层(3);
步骤3、刻蚀垂直通孔(9)底部的绝缘层(5);
步骤4、于各所述垂直通孔(9)内制作导电导热柱(2);
步骤5、刻蚀至少部分导电导热柱(2)端部的顶层硅(4),以露出导电导热柱(2)端部;
步骤6、制作金丝线(8)以电学连接集成电路(1)的电学焊盘(7)与步骤5中露出端部的导电导热柱(2)。
5.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,于所述集成电路(1)表面制作电学焊盘(7)的步骤为利用溅射工艺。
6.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,步骤1中刻蚀底层硅(6)采用深硅刻蚀工艺,绝缘层(5)用于实现所述深硅刻蚀工艺的自停止效应,所述垂直通孔(9)的直径范围为50-200μm。
7.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,步骤2中所述制作电学隔离层(3)方法为采用热氧化工艺于垂直通孔(9)的内侧壁制作热氧层。
8.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,步骤3中所述刻蚀为采用干法/湿法蚀刻工艺刻蚀垂直通孔(9)底部的绝缘层(5)。
9.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,所述步骤4、于所述垂直通孔(9)内制作导电导热柱(2)以熔融金属或者金属纳米颗粒填充方法,实现垂直通孔(9)内的金属化,形成导电导热柱(2)。
10.根据权利要求4所述的散热集成的电路芯片的制作方法,其特征在于,步骤5、刻蚀至少部分导电导热柱(2)端部的顶层硅(4)采用反应离子刻蚀工艺。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南通大学;成都芯锐科技有限公司,未经南通大学;成都芯锐科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910079338.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种散热性能好的第三代半导体封装
- 下一篇:功率模块