[发明专利]基于FD-SOI工艺的二值化卷积神经网络内存内计算加速器

权利要求书

1.基于FD-SOI工艺的二值化卷积神经网络内存内计算加速器，其特征在于，包括内存内计算模块、移位寄存器模块、控制器模块、检测转换模块、归一化模块和激活函数模块；其中，

所述移位寄存器模块用于存储卷积神经网络输入数据且带有移位功能，移位寄存器模块的输出接内存内计算模块的输入；

所述内存内计算模块用于存储卷积神经网络卷积核参数并对输入数据完成卷积处理，内存内计算模块的输出接检测转换模块的输入；所述内存内计算模块由SRAM模块、输入及反相输入模块和预充电模块构成；

所述SRAM模块，是采用6个MOSFET构建且能存储一位数据的模块，包括由两个P型MOSFET和两个N型MOSFET构成的两个CMOS反相器，两个CMOS反相器的首尾相连，此结构用于存储一位数据，在两个反相器的输出端各连接一个FD-SOI-MOSFET，其背栅信号分别连接输入信号和该输入信号的反相信号，由于FD-SOI-MOSFET背栅信号对其阈值电压有调整作用，利用此调整作用可完成输入信号与存储信号的与非操作；

所述输入及反相输入模块，给SRAM模块提供输入信号和该输入信号的反相信号；

所述预充电模块，在内存内计算模块进行异或运算前将预充电电容充电；

所述内存内计算模块用于存储卷积神经网络的卷积核参数“一维化”处理后的数据，每一行前(n×n)列可用于存储一个n行、n列的卷积核，同理，之后可存储其他卷积核，每一行可用于存储多个卷积核参数，一个卷积层的卷积核参数由一行或多行存储，将SRAM模块的输出信号经过偏斜反相器取反后再进行或处理，即可实现SRAM模块输入信号和存储信号的异或操作；

所述检测转换模块用于将内存内计算模块的计算结果转换为卷积计算结果，检测转换模块的输出接归一化模块的输入；具体工作方式为：检测内存内计算模块的输出数据中“1”的个数，将内存内计算模块的输出数据的位宽减去2乘以检测，即等同于将权值和隐藏层激活值二值化-1或1的二值化卷积神经网络；

所述归一化模块用于将不同的卷积核卷积的结果按权相加，归一化模块的输出接激活函数模块的输入；

所述激活函数模块用于给神经网络加入非线性因素，激活函数模块的输出分别接控制器模块和移位寄存器模块的输入；

所述控制器模块用于对移位寄存器模块和内存内计算模块进行逻辑控制，具体控制方式为：控制移位寄存器模块输出相应数据；控制预充电模块的使能与关闭；控制移位寄存器输出数据与内存内计算模块相应行存储的卷积核参数进行异或操作。

2.根据权利要求 1所述的基于FD-SOI工艺的二值化卷积神经网络内存内计算加速器，其特征在于，所述内存内计算加速器的卷积过程为：

步骤1，控制器模块发出控制指令，控制移位寄存器输出相应数据给内存内计算模块的输入及反相输入模块；

步骤2，输入及反相输入模块向与其同一列的SRAM模块传输数据；

步骤3，控制器模块控制预充电模块，将预充电模块使能，给预充电电容充电使SRAM模块的输出端处于高电势，之后关闭预充电模块；

步骤4，控制器模块选中SRAM模块使能信号中一条信号线使其处于高电势，即使该条信号线连接的SRAM模块行使能，则步骤2的传输数据与SRAM模块的存储数据完成与非运算；

步骤5，将SRAM计算结果传输给偏斜反相器，再将偏斜反相器的计算结果传输给或门，步骤4-5就完成了步骤2的传输数据与SRAM模块的存储数据的异或运算；

步骤6，将每个内存内计算模块中的或门计算结果传输给检测转换模块，设定二值化卷积神经网络将权值和隐藏层激活值二值化0或1，经过内存内计算模块和检测转换模块后，实现的功能等同于将权值和隐藏层激活值二值化-1或1的二值化卷积神经网络；

步骤7，将所有检测转换模块的输出结果传输给归一化模块；

步骤8，将归一化模块的输出结果传输给激活函数模块；

步骤9，将激活函数模块的输出结果传输给移位寄存器模块进行存储，若卷积操作还未结束，则跳转至步骤1，否则结束。