[发明专利]一种数字调节偏置电流源

权利要求书

1.一种数字调节偏置电流源，其特征在于，包括第一电流镜、运算放大器、电阻调节网络、第二电流镜，所述第一电流镜的输出端经所述电阻调节网络连接至电源，所述运算放大器的反相输入端与所述第一电流镜的输出端相连接，所述运算放大器的同相输入端与所述第二电流镜的输入端相连接，所述运算放大器的输出端与所述第二电流镜的控制端相连接，所述第二电流镜的输入端经电阻性元件连接至电源；

所述第一电流镜由第一晶体管(M0)和第二晶体管(M1)组成；所述第一晶体管(M0)和所述第二晶体管(M1)为NMOS晶体管；所述第二电流镜由第三晶体管(M2)和第四晶体管(M3)组成；所述第三晶体管(M2)和所述第四晶体管(M3)为NMOS晶体管；

所述运算放大器的反相输入端与所述第一电流镜的所述第二晶体管(M1)的漏极相连接，所述运算放大器的同相输入端与所述第二电流镜的所述第三晶体管(M2)的漏极相连接，所述运算放大器的输出端与所述第二电流镜的所述第三晶体管(M2)的栅极相连接；

所述电阻调节网络包括数字逻辑电平控制器、电阻性组件和数字逻辑电平控制总线；

所述数字逻辑电平控制器的数量至少为一组；所述数字逻辑电平控制器包括第一开关和第二开关；所述第一开关和所述第二开关为PMOS晶体管；所述第一开关的源极与所述电源相连，所述第一开关的漏极与所述第二开关的源极相连；所述第一开关的栅极和所述第二开关的栅极与所述数字逻辑电平控制总线相连；所述数字逻辑电平控制总线的位数为两位；

所述电阻性组件包括依次串联的第一电阻、第二电阻和第三电阻；所述第一电阻的第一端连接至所述电源，所述第三电阻的第二端连接至所述第一电流镜的所述第二晶体管(M1)的漏极；所述第一电阻的第二端连接至所述第一开关的漏极；所述第二电阻的第一端连接至所述第二开关的源极，所述第二电阻的第二端连接至所述第二开关的漏极；

所述电阻性组件被配置为通过所述数字逻辑电平控制总线控制所述第一开关和所述第二开关的通断，使得所述电阻性组件的输出等效电阻分别为所述第三电阻、串联的所述第一电阻与所述第三电阻、串联的所述第一电阻与所述第三电阻、依次串联的所述第一电阻、所述第二电阻和所述第三电阻。

2.如权利要求1所述的数字调节偏置电流源，其特征在于，所述第一电流镜的输入端流有第一电流，所述第一电流镜的输出端流有第二电流，所述第二电流镜的输入端流有第三电流，所述第二电流镜的输出端流有第四电流。

3.如权利要求2所述的数字调节偏置电流源，其特征在于，所述第一电流、所述第二电流、所述第三电流和所述第四电流具有比例关系。

4.如权利要求3所述的数字调节偏置电流源，其特征在于，所述第一电流为参考电流，所述第四电流为输出电流，所述输出电流和所述参考电流的所述比例关系可通过数字可编程调节。