[发明专利]一种高转换增益和低串扰的像素探测器

说明书

本发明公开了一种高转换增益和低串扰的像素探测器，包括：低阻硅层(电路层)、埋氧层、高阻n型衬底、背部电极、n+探测阱、n+探测阱读出电极、埋p阱引出电极、埋p阱、背部深埋p阱；本发明可以有效抑制背栅效应以及传感器与电路之间的串扰；降低全耗尽电压；有效降低电荷收集端的敏感节点电容，提高转换增益。

技术领域

本发明涉及有源像素传感器领域，主要是一种绝缘体上硅(SOI)像素探测器结构。

背景技术

硅像素探测器分为混合型(Hybrid)和单片集成式(Monolithic)两大类。随着辐射探测器的发展，将传感层与电路层整合的单片集成式探测器，成为高性能辐射图像探测器的一种需求，也是对混合型探测器的改进：降低成本和减少物质量。而SOI技术很有希望满足上述要求。

SOI像素探测器的传感层(高阻衬底)与电路层(低阻Si层)直接集成在单个芯片上，集成度非常高，消除了体硅CMOS的闩锁效应，不需要键合(Bump Bonding)组装工艺，工艺难度和造价得到改善。但SOI像素探测器存在如背栅效应，电路与传感器间的串扰等问题。

文章“F.F.Khalid,G.W.Deptuch,A.Shenai,et al.Monolithic Active PixelMatrix with Binary Counters(MAMBO)ASIC.Nuclear Science Symposium ConferenceRecord NSS/MIC)，2010IEEE.2010,1544-1550.”中提出嵌套阱结构(Nested wellstructure)，该结构可以隔离电路与传感器间的串扰，抑制背栅效应，但P阱结构完全包含电路部分，敏感节点电容较大。文章“H.Kamehama,et al.,Fully depleted SOI pixelphoto detectors with backgate surface potential pinning,International ImageSensor Workshop(IISW),2015.”提出了一种背栅钳位结构，但与本发明的结构并不相同，且本发明的性能更优。

发明内容

本发明针对现有技术的不足，提出了一种高转换增益和低串扰的像素探测器,包括：低阻硅层(电路层)、埋氧层、高阻n型衬底、背部电极、n+探测阱、n+探测阱读出电极、埋p阱引出电极、埋p阱、背部深埋p阱；

所述的背部电极设置在背部深埋p阱下方；所述的高阻n型衬底设置在背部深埋p阱上方，n+探测阱和埋p阱设置在高阻n型衬底上方，所述的低阻硅层与高阻n型衬底由埋氧层隔开；所述的n+探测阱和埋p阱由埋氧层隔开；埋氧层设置在n+探测阱和埋p阱上方；埋p阱引出电极与埋p阱连接，n+探测阱读出电极与n+探测阱连接。

所述的背部电极设置在高阻n型衬底区域下方，所述的背部深埋p阱为背部深掺杂形成。

所述的整个高阻n型衬底耗尽形成电荷灵敏区。n+探测阱作为探测区，与读出电极相连。

所述的埋p阱引出电极连接一个适当的电压可以屏蔽衬底电压对电路层的影响；

所述的埋p阱位于埋氧层下方；由两次掺杂形成：一次浅掺杂，一次深掺杂；所述的埋p阱深掺杂，结深6-10μm，掺杂剂量1-3E10cm^-2。

所述的背部深埋p阱，结深6-10μm，掺杂剂量1-3E10cm^-2。

所述的高阻n型衬底电阻为700Ω·cm，也可为其他规格1KΩ·cm—7KΩ·cm。

有益效果：本发明的提供了一种高转换增益和低串扰的像素探测器结构。该结构可以有效抑制背栅效应，进一步降低电路与传感器之间的串扰，降低全耗尽电压；有效降低电荷收集端的敏感节点电容，提高转换增益。

附图说明