[发明专利]一种基于SCR的高维持电压ESD器件

说明书

本发明提供一种基于SCR的高维持电压ESD器件，包括：P型衬底、NWELL区、第一N+接触区、第一P+接触区、PWELL区、第一齐纳注入区、第二N+接触区、第二P+接触区；第一齐纳注入区覆盖第二N+接触区尺寸为D1，第二P+接触区位于第二N+接触区右侧；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极，本发明可以通过控制齐纳注入覆盖第二N+接触区距离D1调节器件的维持电压，可以通过控制浮空N+区与浮空P+区距离D2调节触发电压，本发明版图结构，在不增加横向面积的条件下，显著提高了器件的鲁棒性。

技术领域

本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有高鲁棒性，强抗闩锁(latch-up)能力的，用于高压集成电路的ESD防护器件。

背景技术

ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。

对于高压集成电路而言，由于闩锁效应(latch-up like)的存在，传统SCR结构(如图1所示)通常不能够直接用于高压ESD防护。为了避免在高压应用中由于ESD引起的闩锁效应，需要将ESD防护器件的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。根据SCR器件的工作原理，高维持电压技术可大致分为两类：BJT退化和堆叠SCR结构。然而这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，ESD防护器件本身的鲁棒性会大大降低。为了使得器件具有高鲁棒性，将不可避免的增加了芯片面积，如堆叠SCR结构、多指状版图结构。因此ESD器件版图面积、高维持电压以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。

发明内容

为了解决上述问题，本发明提供了一种具有高维持电压的ESD防护结构、小面积且强鲁棒性的版图方案，可用于高压ESD防护。

为实现上述发明目的，本发明技术方案如下：

一种基于SCR的高维持电压ESD器件，包括：P型衬底101、位于P型衬底101上方左侧的NWELL区201、位于NWELL区201内部上方的第一N+接触区211、位于NWELL区201内部上方的第一P+接触区111；其中，P+接触区111位于第一N+接触区211右侧；位于P型衬底101上方右侧的PWELL区102、位于PWELL区102内部上方的第一齐纳注入区121、位于PWELL区102内部上方的第二N+接触区212、位于PWELL区102内部上方的第二P+接触区112；其中，第一齐纳注入区121覆盖第二N+接触区212尺寸为D1，0≤D1第二N+接触区总尺寸，第二P+接触区112位于第二N+接触区212右侧；第一N+接触区211、第一P+接触区111通过金属短接形成金属阳极301；第二N+接触区212、第二P+接触区112通过金属短接形成金属阴极302。

作为优选方式，NWELL区201与PWELL区102上方相交处中间设有与第一P+接触区111相切的N+浮空区213，N+浮空区213右侧与第一齐纳注入区121距离为D2。作为优选方式，PWELL区102上表面设有P+浮空区113，P+浮空区113左侧与第一齐纳注入区121左侧重合，P+浮空区113右侧与第二N+接触区212左侧相切。