[发明专利]负正电压转换电路和负压电荷泵环路

说明书

本发明公开了一种负正电压转换电路，包括：输入端都接地的互为镜像的第一和第二镜像电路，输入端都接电源电压的互为镜像的第三和第四镜像电路；第一至三镜像电路的输出端分别连接第一至三NMOS管的漏极，第一至三NMOS管的栅极和第一NMOS管的漏极连接在一起；第一至三NMOS管的宽长比的比值和第一至三镜像电路的电流比值相同。第一和二电阻分别连接在第一和二NMOS管的源极和负电压之间；第二和三NMOS管的源极相连；第三电阻连接在第一NMOS管的源极和地之间；第四电阻连接在输出正电压的第四镜像电路的输出端和地或负电压之间。本发明公开了一种负压电荷泵环路。本发明不需要采用额外的参考电压，能降低电路成本。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种负压电荷泵环路。本发明还涉及一种负正电压转换电路。

背景技术

如图1所示，是现有负压电荷泵环路的示意图；时钟信号Clock连接到与门102的一个输入端，与门102的输出端连接到负压电荷泵101的输入端，负压电荷泵101的输出端输出负电压Vneg，反馈电路连接在负压电荷泵101的输出端和与门102的另一个输入端之间，反馈电路包括比较器103、电阻分压电路104和负正电压转换电路105。图1中的电阻分压电路104由多个电阻串联而成，通过数字信号Dac对开关的控制能够调节电阻的连接关系从而控制电阻分压电路104的分压比例。由于电阻分压电路104输出的是负电压Vneg的分压，故还需要通过负正电压转换电路105将分压转换为正电压Vpos。负正电压转换电路105输出的正电压Vpos和基准电压Vref101进行比较输出反馈电压即时钟控制信号Clock_en,时钟控制信号Clock_en控制时钟信号Clock是否提供给电荷泵101电路，从而调节电荷泵101的输出电压Vneg到预期值。

如图2所示，是现有负正电压转换电路的电路图，现有负正电压转换电路包括：

比较器201，比较器201的第一输入端连接参考电压Vref102，比较器201的输出端和第二输入端相连。

电阻R201和R202串联在比较器201的输出端和负电压Vneg之间。

电阻R201和R202的连接处输出正电压Vpos。

图2所示的现有负正电压转换电路需要另外再采用参考电压Vref102，额外的参考电压会增加电路成本。

发明内容

本发明所要解决的技术问题是提供一种负正电压转换电路，不需要采用额外的参考电压，能降低电路成本。为此，本发明还提供一种负压电荷泵环路。

为解决上述技术问题，本发明提供的负正电压转换电路包括：

互为镜像的第一镜像电路和第二镜像电路，令所述第一镜像电路的输出端电流为I1，所述第二镜像电路的输出端电流为I2，I2为I1的k1倍；所述第一镜像电路的输入端和所述第二镜像电路的输入端都接地。

互为镜像的第三镜像电路和第四镜像电路，令所述第三镜像电路的输出端电流为I3，所述第四镜像电路的输出端电流为I4，I3为I1的k2倍，I4为I1的k3倍；所述第三镜像电路的输入端和所述第三镜像电路的输入端都接电源电压。

第一NMOS管的漏极和栅极连接所述第一镜像电路的输出端、第二NMOS管的栅极和第三NMOS管的栅极。

所述第二NMOS管的漏极连接所述第二镜像电路的输出端。

所述第三NMOS管的漏极连接所述第三镜像电路的输出端。

所述第一NMOS管的源漏电流为I1，所述第二NMOS管的源漏电流为I2，所述第三NMOS管的源漏电流为I3。