[发明专利]存储器控制器及其操作方法

说明书

本发明涉及一种使用迭代解码方案来执行错误校正解码的存储器控制器，该存储器控制器包括：变量节点更新模块，用于将初始LLR值分配到变量节点，并且在第i迭代中，使用初始LLR值和对应于变量节点的校验到变量(C2V)消息来更新变量节点的值；校正子校验器，用于使用在第i迭代中更新的变量节点的值来执行校正子校验；以及反转确定器，用于在对应于第i迭代的校正子校验失败时，基于对应于目标变量节点的C2V消息的符号的比率，确定是否反转目标变量节点的初始LLR值的符号。

相关申请的交叉引用

本专利文件要求于2018年7月3日提交的申请号为10-2018-0077313的韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。

技术领域

本专利文件中公开的技术和实施方案总体涉及一种存储器控制器及其操作方法，且更特别地，涉及存储器装置中的错误校正解码。

背景技术

存储器系统可包括将存储器装置上的数据临时或持久地存储在其中的存储介质。为了控制可能由于相邻存储器单元之间的干扰或在写入、读取、传输或处理期间出现的任何数据损坏而出现的数据错误，存储器系统可使用诸如错误校正编码和解码的错误校正技术来确保数据的可靠性。错误校正技术可以硬件和/或软件的形式来实施。例如，用于错误校正的电路可使用错误校正码在存储器系统中执行错误校正编码和解码。

低密度奇偶校验(LDPC)码具有超越其它常规错误校正码技术的性能，并且已被广泛用于通信和其它系统。利用其迭代解码方案，LDPC编码可随代码长度的增加来提高错误校正性能，而不增加每位的计算复杂度。然而，在许多情况下，LDPC码的性能会受到影响，其中硬错误可能导致产生成功解码所需的计算周期或迭代的数量方面的低效，并且甚至在某些情况下，不能产生适当的解码。

发明内容

本专利文件中公开的技术可在实施例中实施，以提供一种存储器控制器和该存储器控制器的操作方法。除了其它特征和优点之外，该存储器控制器能够防止由于硬错误而导致的错误校正解码的性能劣化。

根据本公开的一个方面，提供了一种存储器控制器，用于使用迭代解码方案来执行错误校正解码，该存储器控制器包括：映射器，被配置成将从信道接收的读取值转换为初始对数似然比(LLR)值；变量节点更新模块，被配置成将初始LLR值分配到多个变量节点，并且在第i迭代中，使用初始LLR值和对应于变量节点的校验到变量(C2V)消息来更新变量节点的值，其中i是小于预定最大迭代数量的自然数；校验节点更新模块，被配置成在第i迭代中，使用对应于校验节点的变量到校验(V2C)消息来生成待传送到变量节点的C2V消息；校正子校验器，被配置成使用在第i迭代中更新的变量节点的值来执行校正子校验；以及反转确定器，被配置成在校正子校验器确定对应于第i迭代的校正子校验失败时，基于对应于目标变量节点的C2V消息的符号的比率，确定是否反转目标变量节点的初始LLR值的符号。

根据本公开的另一方面，提供了一种由存储器控制器使用迭代解码方案执行错误校正解码的方法，该方法包括：将从信道接收的读取值转换为初始LLR值；将初始LLR值分别分配到多个变量节点；在第i迭代中，使用对应于校验节点的V2C消息输入来生成待传送到变量节点的C2V消息；在第i(i为自然数)迭代中，使用初始LLR值和对应于变量节点的C2V消息来更新变量节点的值；使用在第i迭代中更新的变量节点的值来执行校正子校验；并且当对应于第i迭代的校正子校验失败时，基于对应于目标变量节点的C2V消息的符号的比率，确定是否反转目标变量节点的初始LLR值的符号。