[发明专利]低功耗高PSRR的带隙基准电路

权利要求书

1.一种低功耗高PSRR的带隙基准电路，其特征是：包括，

带隙电路（1），用以形成电压基准VBG；

第一控制晶体管M1，耦合到所述带隙电路（1）的电压基准VBG，以调节所述带隙电路（1）的供电电压VPRE；

镜像电路（2），用以镜像所述第一控制晶体管M1的输出端电流；

第二控制晶体管M2，耦合到所述第一控制晶体管M1和镜像电路（2），以接收镜像的输出端电流以调节所述供电电压VPRE；

电流源I2，耦合到所述镜像电路（2），以提供偏置电流；

所述第二控制晶体管M2的输出端与第一控制晶体管M1的公共端耦接；

所述镜像电路（2）镜像所述第一控制晶体管M1的输出端电流至所述第二控制晶体管M2的控制端处；

所述第一控制晶体管M1的控制端与公共端之间的极间电压和所述带隙电路（1）的输出电压VBG共同确定所述供电电压VPRE；

所述供电电压VPRE确定所述第一控制晶体管M1的输出端电流。

2.根据权利要求1所述的一种低功耗高PSRR的带隙基准电路，其特征是：所述镜像电路（2）包括，

第一晶体管M3，输出端耦合到所述第一控制晶体管M1的输出端，公共端接地；

第二晶体管M4，控制端耦合到所述第一晶体管M3的控制端，公共端接地；

第三晶体管M5，输出端耦合到所述第二晶体管M4的输出端，公共端接电压输入；

第四晶体管M6，控制端耦合到所述第三晶体管M5的控制端，公共端接电压输入，输出端接电流源I2；

所述第四晶体管M6的控制端和所述第三晶体管M5的控制端同时与第三晶体管M5的输出端耦合，所述第一晶体管M3的控制端和所述第二晶体管M4的控制端同时与第一晶体管M3的输出端耦合。

3.根据权利要求1所述的一种低功耗高PSRR的带隙基准电路，其特征是：还包括电容器C1，电容器C1的两端分别耦合到电压输入和第二控制晶体管M2的控制端。

4.根据权利要求2所述的一种低功耗高PSRR的带隙基准电路，其特征是：所述第一控制晶体管M1和第二控制晶体管M2为PMOS场效应管或双极型PNP晶体管，所述第一晶体管M3和第二晶体管M4为NMOS场效应管或双极型NPN晶体管，所述第三晶体管M5和第四晶体管M6为PMOS场效应管或双极型PNP晶体管。