[发明专利]分离的三维处理器

权利要求书

1.一种分离的三维处理器(100)，其特征在于含有：

多个储算单元(100aa-100mn)，每个储算单元(100ij)含有至少一三维存储3D-M阵列(170)和一逻辑电路(180)；所述逻辑电路(180)处理所述三维存储3D-M阵列(170)存储的数据，但不是所述三维存储3D-M阵列(170)的周边电路；

含有第一半导体衬底(0a)的第一芯片(100a)，所述第一芯片(100a)含有所述三维存储3D-M阵列(170)及其至少部分周边电路，所述三维存储3D-M阵列(170)含有多个堆叠在所述第一半导体衬底(0a)上的存储元；

含有第二半导体衬底(0b)的第二芯片(100b)，所述第二芯片(100b)含有至少部分所述逻辑电路(180)和所述三维存储3D-M阵列(170)的一片外周边电路组件(190)，所述第二芯片(100b)含有多个位于所述第二半导体衬底(0b)中的晶体管；

所述第一芯片(100a)不含有所述片外周边电路组件(190)；所述第二芯片(100b)不含有所述三维存储3D-M阵列(170)；所述第一芯片(100a)与所述第二芯片(100b)是两个不同芯片且通过多个芯片间连接(160)电耦合。

2.根据权利要求1所述的三维处理器(100)，其特征还在于具有如下A)-F)特征中的至少一种特征：

A)所述第一芯片(100a)与所述第二芯片(100b)相互堆叠；或

B)所述第一芯片(100a)与所述第二芯片(100b)面对面键合；或

C)所述第一芯片(100a)与所述第二芯片(100b)面积相同或接近；或

D)所述第一芯片(100a)与所述第二芯片(100b)至少一边缘对齐；或

E)所述三维存储3D-M阵列(170)在所述第二芯片(100b)上的投影与所述逻辑电路(180)至少部分重合；或

F)所述芯片间连接(160)包括键合线、微焊点、穿透衬底通道孔(TSV)、和/或竖直接触连接(VIA)。

3.根据权利要求2所述的三维处理器(100)，其特征还在于具有如下G3)-L3)特征中的至少一种特征：

G3)所述片外周边电路组件(190)为一地址解码器；或

H3)所述片外周边电路组件(190)为一读放大电路；或

I3)所述片外周边电路组件(190)为一写电器；或

J3)所述片外周边电路组件(190)为一读电压产生电路；或

K3)所述片外周边电路组件(190)为一写电压产生电路；或

L3)所述片外周边电路组件(190)为一数据缓冲区。

4.根据权利要求2或3所述的三维处理器(100)，其特征还在于具有如下V4)-Y4)特征中的一种特征：

V4)所述三维存储3D-M阵列(170)存储一非算术函数或一非算术模型的至少部分查找表LUT，所述逻辑电路(180)为一算术逻辑电路ALC(180ALC)、并对所述查找表LUT中的至少部分数据进行算术运算；所述三维处理器(100)用于实现所述非算术函数或所述非算术模型，所述非算术函数或所述非算术模型包含的运算多于所述算术逻辑电路ALC(180ALC)支持的算术运算；或

W4)所述三维存储3D-M阵列(170)为一可编程计算单元CCE(400)的一部分、并存储一非算术函数的至少部分查找表LUT，所述逻辑电路(180)含有多个可编程逻辑单元CLE(200)和/或可编程连接CIT(300)；所述三维处理器(100)通过对所述可编程逻辑单元CLE(200)和/或可编程连接CIT(300)、以及所述可编程计算单元CCE(400)编程来实现对所述非算术函数的定制，所述非算术函数包含的运算多于所述可编程逻辑单元CLE(200)支持的算术运算；或

X4)所述三维处理器(100)的输入传输至少部分第一模式，所述三维存储3D-M阵列(170)存储至少部分第二模式，所述逻辑电路(180)为一模式处理电路(180PPC)、并对所述第一和第二模式进行模式处理；或

Y4)所述三维存储3D-M阵列(170)存储至少部分突触权重，所述逻辑电路(180)为一神经计算电路(180NPC)、并基于所述突触权重进行神经计算。