[发明专利]一种增强型半导体器件及其制备方法

说明书

本发明涉及一种增强型半导体器件及其制备方法。该器件包括衬底、半导体外延层、栅极、源极和漏极。所述外延层包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层、p型氮化物层和二次外延氮化物势垒层。通过刻蚀，保留栅极区域p型氮化物，实现栅极沟道的夹断。通过无掩膜二次外延，二次外延氮化物势垒层生长于一次外延势垒层和栅极区域p型氮化物层之上，实现高导通接入区。二次外延可有效修复刻蚀损伤，对刻蚀工艺的要求也降低。且通过调控一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分，实现更优的栅极关断和接入区导通能力。本发明可实现高阈值电压、高导通、高稳定性、低漏电的增强型半导体器件。

技术领域

本发明涉及半导体器件技术领域，更为具体的，涉及一种增强型半导体器件及其制备方法。

背景技术

以GaN材料为代表的第三代半导体材料由于禁带宽度宽、热导率高、击穿电场高等优点，在高温、高频、抗辐射、大功率应用领域具有很大的发展空间。

GaN基电子器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作，使器件具有导通电阻小、输出电流大、开关速度快的优点。然而，也正是由于这一AlGaN/GaN异质结构(高的二维电子气，2DEG)，使得器件在外加栅偏压为零的情况下，也天然处于开启状态，即为耗尽型操作。

高性能常增强型器件的实现是GaN基电子器件面临的一个重要挑战，其要求具备更正的阈值电压，以简化器件外围电路、保证系统失效安全，从而确保器件能可靠的工作。实现常关型器件的一般思路是保留接入区高导通的2DEG，即不影响器件的导通电阻，同时耗尽栅极下方沟道2DEG，以实现器件栅极在不施加电压情况下也处于关断状态。目前，业界普遍采用3种方法实现常关型GaN基器件(IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.64,NO.3,MARCH 2017,Page 779-795)：(1)绝缘槽栅结构(MOSFET)，(2)共源共栅级联结构(Cascode)(3)p型栅结构(p-GaN gate，如图1所示)。