[发明专利]用于关联存储器中的长加法和长乘法的系统和方法

说明书

一种用于关联存储器设备的方法包括用存储在关联存储器设备中的两个多比特二进制数X和Y来替换同样存储在关联存储器设备中的三个多比特二进制数P、Q和R的集合，其中，二进制数P、Q和R的总和等于二进制数X和Y的总和。一种系统包括具有行和列的关联存储器阵列和多比特乘法器。阵列的每列存储要相乘的两个多比特二进制数。多比特乘法器通过并发地处理由乘法器生成的部分乘积的所有比特来并行地使每列的两个多比特二进制数相乘。乘法器执行处理而在将除最后两个部分乘积之外的所有部分乘积相加时没有任何进位传播延迟。

技术领域

本发明总体上涉及关联存储器设备，并且具体地涉及关联存储器设备中的算术运算。

背景技术

在现有的计算设备中，可以使用专用电子电路来使两个二进制数相乘。在乘法电子电路中，数字乘法器可以用各种技术实现；其中大部分涉及计算部分乘积的集合，然后将部分乘积一起求和。这个过程类似于教给小学生对十进制数进行长乘法的方法。

在十进制数的乘法过程的每个步骤中，部分乘积表示被乘数与乘数的不同数位之间的乘法结果。众所周知，最右边的数位表示数字的“1”(10⁰)的数量，下一个数位表示“十”(10¹)的数量，依此类推，其余的数位表示百(10²)、千(10³)等。因此，第一部分乘积表示最终结果中的“一”的数量，第二部分乘积表示最终结果中的“十”的数量，其余的部分乘积依此类推。由于每个部分乘积表示10的不同次幂，每个新的部分乘积相对于先前的部分乘积向左移位一个位置。

采用类似的过程来使多比特二进制数相乘，如现在参考的图1所示。多比特乘法100是这样的示例：其中在两个5比特二进制数之间的乘法运算中，A是被乘数并且B是乘数。在每个步骤中，被乘数A乘以乘数B的一个比特，从B的最左侧比特开始，并且每个步骤的结果是部分乘积(PP)。通过将乘数B的比特k乘以A并且乘以(2^k)来计算第k个部分乘积的值。第一个部分乘积表示乘数B的比特0乘以A并且乘以(2⁰)的值。下一个PP表示乘数B的比特1乘以A并且乘以(2¹)的值。下一个PP表示乘数B比特2乘以A并且乘以2²的值，依此类推。乘以2^k等于向左移位k次。

第一部分乘积PP-1是乘以B的比特0的结果并且不移位。第二部分乘积PP-2是乘以B的比特1的结果，因此PP-2相对于PP-1向左移位一个位置。通过在PP-2的最低有效比特(LSB)位置的左移创建空白空间110，并且可以在PP-1的最高有效比特(MSB)位置感知空白空间111。关于B的第三个、第四个和第五个数位进行类似的过程，提供PP-3、PP-4和PP-5，各自相对于前一部分乘积向左移位一个位置，即，各自乘以2的相关次幂。

可以认识到，空白空间110和111的值是0，在LSB位置和MSB位置中的乘法期间创建的所有部分乘积的所有其他空白空间的值也是如此。

可以认识到，乘数B的比特的值可以是0或1；因此，每个部分乘积的值可以是0或A：如果B的比特的值是0，则结果部分乘积的值可以是0，并且如果B的比特的值是1，则结果部分乘积的值是A。

在处理了B的所有比特之后，计算所有部分乘积的总和。部分乘积的数量是B中的比特的数量，并且可以通过在任何两个部分乘积之间重复使用具有进位传播的标准多比特加法器(图中未示出)提供最终结果来计算总和。可以注意到，部分乘积的最右侧比特中的“空白”位置实际上具有值“0”，使得例如由数字10011表示的PP-3的值向左移位两个位置实际上是1001100。

可以认识到，所有部分乘积的求和是通过在每对部分乘积之间执行加法运算来完成的，每次一个比特，以使进位从LSB传播到MSB。这可以为每个求和运算提供O(n)的复杂度。部分乘积的数量是n；因此，完全乘法运算的复杂度可以是O(n²)，即部分乘积的数量——n(其为乘数的比特的数量，其定义加法运算的数量)乘以每个部分乘积的比特的数量——n(参与每个加法运算的被乘数的比特的数量)。