[发明专利]特定DMA数据发送方法、接收方法、系统及介质

说明书

本发明提供一种特定DMA数据发送方法、接收方法、系统及介质，应用于作为发送端和接收端的电子设备，所述电子设备包括内存、CPU和DMA，所述特定DMA数据发送接收方法包括：DMA接收源于CPU指令后，从内存读取数据并发送，以及将接收数据存储，然后向CPU发送中断指令；在发送端，从内存中读取纯载荷数据并加入地址、类型信息作为数据包发送，在接收端，DMA控制器包含的过滤器自动将数据按照DA/SA等字段分开为多组，每组按照乒乓机制进行存储，并对接收数据顺序进行重组，还原发送端的纯载荷数据。通过特定DMA控制方法节省CPU资源的同时也提供了多种控制信息即时交互手段。

技术领域

本发明属于高速以太网应用领域，涉及一种高速以太网数据传输控制方法，特别是涉及一种特定DMA数据发送方法、接收方法、系统及介质。

背景技术

DMA控制器主要功能为传输数据。DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，此时DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。待数据传输完成后发送中断至CPU，CPU再开始执行对DMA控制寄存器和内存的下一步操作。

DMA控制下，存储器和外部设备间直接进行数据传送，传送过程不需要CPU的参与，只需在开始时提供传送数据的起始位置和数据长度。传统的基于描述符的DMA对内存进行数据的读写，首先要通过CPU发送控制指令查找相应描述符地址，通过该描述符信息映射到相应存储单元，完成对数据的读写或存储过程。描述符地址的增加会显著增加逻辑资源消耗，此外，读写的数据不仅包含有效数据字段，包含DA，SA，Type等字段信息，在高速以太网如100G以太网传输时，内存读写数据过长也会延缓读取速率，使得系统整体传输效率有限。因为读写的数据包包含多个字段且内容完整，考虑以太网协议特性，不保证DMA一定会按顺序读取或存储数据包，另外DMA存入内存的数据包不会按照地址进行分类，会显著增加后续数据处理工作量。

因此，如何提供一种高速以太网数据传输DMA控制方法，以解决现有技术描述符地址的增加会显著增加逻辑资源消耗，高速以太网传输时内存读写数据过长会延缓读取速率，使得系统整体传输效率降低，增加后续数据处理工作量，实已成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种特定DMA数据发送方法、接收方法、系统及介质，用于解决现有技术CPU资源消耗大，效率低，数据处理工作量大的问题。

为实现上述目的及其他相关目的，本发明提供一种特定DMA数据发送方法，其特征在于，应用于作为发送端的电子设备，所述电子设备包括内存、CPU和DMA，所述特定DMA数据发送方法包括：DMA接收源于CPU的中断包发送指令后，从内存读取并发送中断包，然后向CPU发送中断指令；DMA接收CPU数据包发送指令后，从内存中读取纯载荷数据并加入地址、长度、类型信息作为数据包发送，同时发送的数据包个数的计数值加1后自动填入数据包的索引字段，所述纯载荷数据为所述数据包中除地址、类型信息以外的数据；DMA数据包发送完毕，向CPU发送中断。

于本发明的一实施例中，在DMA接收源于CPU的中断包发送指令步骤之前，所述特定DMA数据发送方法还包括：

判断中断帧是否准备好，若是，则CPU发送中断包发送指令；若否，转入CPU设置的寄存器开始位数值是否为1的步骤；若为1，则执行所述数据包计数清零的步骤；若为0，返回判断中断帧是否准备好的步骤；所述中断帧为高速以太网中断包的传输格式。

于本发明的一实施例中，所述中断包在内存中存储形式为包括地址信息、类型信息的完整形式；所述地址信息包括源地址信息和目的地址信息。

于本发明的一实施例中，在判断中断帧是否准备好步骤之前，所述特定DMA数据发送方法还包括：

系统上电复位后，对内存、寄存器、DMA进行初始化设置；

所述初始化设置包括：计数器清零操作、中断帧清零操作和/或寄存器默认关闭操作；