[发明专利]一种多层堆叠的3D-SIP芯片测试方法

说明书

本发明涉及集成电路测试技术领域，具体公开了一种多层堆叠的3D‑SIP芯片测试方法，其中，所述3D‑SIP芯片测试方法包括：获取故障代码自定义表；加载测试程序至芯片测试装置；根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。本发明提供的多层堆叠的3D‑SIP芯片测试方法实现了对多层集成电路芯片进行功能自动测试，且省去了管脚数量多、开发程序复杂的麻烦，还可以多次测试，灵活应用，实现了100%的功能测试。

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种多层堆叠的3D-SIP芯片测试方法。

背景技术

圆片级芯片异构集成了大量芯核，造成测试复杂度、测试成本增加。当设计3D-SiP芯片的时候，有的电路可能会被划分到不同晶片层中来最小化互连长度，使得3D-SiP的性能得到大幅提升。但是，这也使得测试阶段难度进一步增加。

在晶片的堆叠过程中，随着堆叠晶片数量的增加，以及制造工艺引入新缺陷，带来了新的测试挑战。因此，如何提供一种适用于多芯片堆叠的测试方式成为本领域技术人员亟待解决的技术问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠的3D-SIP芯片测试方法，以解决现有技术中的问题。

作为本发明的一个方面，提供一种多层堆叠的3D-SIP芯片测试方法，其中，所述3D-SIP芯片测试方法包括：

获取故障代码自定义表；

加载测试程序至芯片测试装置；

根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；

其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。

优选地，所述加载测试程序至芯片测试装置包括：

加载FPGA测试程序至芯片测试装置；

加载DPS测试程序至芯片测试装置。

优选地，所述功能测试包括：I²C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。

优选地，所述根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试包括：

根据故障代码自定义表并结合测试程序对多层集成电路芯片依次进行I²C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。

优选地，所述故障代码自定义表用于定义I²C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试的测试顺序和故障状态。

优选地，所述故障代码自定义表中每个功能测试的故障状态定义为1，正常状态定义为0。

优选地，所述芯片测试装置包括：

主控板和实验板，所述主控板与所述实验板通信连接，所述主控板上设置有处理器，所述实验板上设置有多层电路板，所述多层电路板与所述处理器连接，所述处理器能够与上位机通信连接，所述多层电路板用于安装待测试的多层集成电路芯片，所述处理器能够在所述上位机的控制指令下控制所述多层电路板上的多层集成电路芯片进行测试，并能够将所述多层集成电路芯片的测试结果反馈至所述上位机。