[发明专利]一种CMOS SPAD光电器件的等效电路

说明书

本发明请求保护一种CMOS SPAD器件的等效电路，主要包括P+/中心N阱结阻抗、器件内部两侧的P+/N阱结阻抗、中心N阱/P衬底结阻抗、焊盘阻抗等。在等效电路中加入电流源是为了模拟光生载流子在器件内部的运动情况，其中，P+/中心N阱结的阻抗可以分为倍增区阻抗和漂移区阻抗，R_a、L_a、R_l代表倍增区阻抗，R_d、R_s代表漂移区阻抗。由于倍增区的交流传导电流相对于交流电压有一个90°的相位延迟引起的，所以在倍增区中存在电感L_a元件；电容C代表P+/中心N阱的结电容。器件内部两侧的P+/N阱结阻抗采用电容C_p+/n‑well和电阻R_p+/n‑well串联的方式代替，在中心N阱/P衬底结阻抗中除了包括N阱区域电阻R_well、和中心N阱/P衬底结电容C_sub1，还加入了并联方式的电容C_sub2和电阻R_sub。

技术领域

本发明属于单光子探测技术领域，涉及到SPAD光电器件的光电性能分析，尤其涉及CMOS SPAD光电器件的等效电路模型设计。

背景技术

单光子雪崩二极管(Single Photon Avalanche Diode)又称为SPAD，是一种工作在盖革模式(工作电压大于击穿电压)下的雪崩光电二极管(Avalanche Photodiode)。由于SPAD工作在盖革模式下，可以对单个光子进行探测，因而该器件在汽车的LIDAR系统、质子发射谱(PET)、光子及量子通信技术、荧光寿命成像、三维成像技术等领域都有着巨大的应用前景。

CMOSSPAD的器件结构，可以按其保护环的类型分为两大类。一种是扩散型保护环结构，也就是在PN结边缘处采用轻掺杂的N阱或P阱，这种类型的SPAD器件的暗计数率普遍较高，一般在几十KHz到几百KHz之间。另一种是虚拟保护环结构，这种结构的特点是PN结位于渐变的深N阱中，靠近PN结处的深N阱掺杂浓度较低，而远离PN的深N阱掺杂浓度较高，这样在PN结边缘处形成虚拟保护环。这种结构的暗计数率要低很多，一般在几Hz到几百Hz之间。

在由工作在盖革模式下的CMOSAPD器件所构成的高灵敏度传感器中，每一个像素中的传感器是一个单光子雪崩二极管，可以同时满足异常时间分辨率和光学灵敏度的要求。目前，对于CMOS SPAD器件等效电路模型的研究工作还处在起步阶段。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种CMOS SPAD光电器件的等效电路。本发明的技术方案如下：

一种CMOS SPAD光电器件的等效电路，所述CMOS SPAD光电器件包括阳极、阴极、P+、N+、N阱、中心N阱及P-衬底，中心N阱和P+之间的区域为雪崩区，其特征在于，所述等效电路包括P+/中心N阱结阻抗、两侧的P+/N阱结阻抗、中心N阱/P衬底结阻抗、焊盘阻抗，所述P+/中心N阱结的阻抗分为倍增区阻抗和漂移区阻抗，电阻R_a、电感L_a及电阻R_l代表倍增区阻抗，电阻R_a和电感L_a串联后与电阻R_l并联，R_a、L_a、电阻R_d、电阻R_s代表漂移区阻抗，电阻R_d的一端和倍增区阻抗的电阻R_l相连接，电阻R_d的另一端和电阻R_s相连接；电阻R_l两端还并联有电容C，电容C代表P+/中心N阱的结电容；

所述两侧的P+/N阱结阻抗包括电容C_p+/n-well和电阻R_p+/n-well，电容C_p+/n-well和电阻R_p+/n-well串联；