[发明专利]一种DMA控制器和异构加速系统

权利要求书

1.一种DMA控制器，其特征在于，包括：反馈模块、描述符控制模块和数据接口模块；

其中，所述数据接口模块包括第一子模块和第二子模块，所述第一子模块，用于与第一数据处理设备建立通信连接，所述第二子模块用于与DMA搬移器建立通信连接；

所述描述符控制模块，用于接收所述第一数据处理设备发送的数据搬移请求，并解析所述数据搬移请求，获得描述符；将所述描述符发送给所述DMA搬移器，以使所述DMA搬移器基于所述描述符在第二数据处理设备和加速设备之间进行数据搬移；

所述反馈模块，用于接收所述DMA搬移器反馈的搬移完成通知信息，并通知所述第一数据处理设备数据搬移已完成；

还包括：多任务处理模块，所述多任务处理模块包括：

描述表处理单元，用于接收所述DMA搬移器或发送的描述符表，并将所述描述符表内的描述符逐个读取后传递给缓存单元；

缓存单元，用于接收所述描述符，并按照接收顺序将所述描述符发送给所述DMA搬移器；

所述缓存单元，具体用于在所述搬移完成通知信息与所述描述符表中最后一个待执行的描述符匹配时，向所述第一数据处理设备发送数据搬移已完成的通知消息；

所述DMA控制器独立于PCIE模块，且拥有多个独立的Avalon-MM和Avalon-ST接口，各个接口可选择连接在PCIE的模块上，用于接收来自第二数据处理设备端的指令，各个接口也可选择连接在用户逻辑上，用于接收来自用户逻辑的指令。

2.根据权利要求1所述的DMA控制器，其特征在于，所述反馈模块，具体用于以向所述第一数据处理设备发送中断信号的方式，通知所述第一数据处理设备数据搬移已完成。

3.根据权利要求1所述的DMA控制器，其特征在于，所述第二子模块包括用于发送数据的发送单元和用于接收数据的接收单元。

4.根据权利要求1至3任一项所述的DMA控制器，其特征在于，所述第一子模块的通信协议类型为PEIC、Avalon-MM和Avalon-ST中至少一种。

5.一种异构加速系统，其特征在于，包括：

第一数据处理设备、加速设备、DMA搬移器、第二数据处理设备和如权利要求1至4任一项所述的DMA控制器；

其中，所述第一数据处理设备与所述DMA控制器通过所述第一子模块建立通信连接，所述DMA控制器与所述DMA搬移器通过所述第二子模块建立通信连接，所述第二数据处理设备与所述加速设备通过所述DMA搬移器实现数据搬移。

6.根据权利要求5所述的异构加速系统，其特征在于，所述第二数据处理设备与所述加速设备通过所述DMA搬移器执行所述DMA控制器发送的描述符实现数据搬移。

7.根据权利要求6所述的异构加速系统，其特征在于，所述DMA搬移器在基于所述DMA控制器发送的描述符完成数据搬移之后，将所述描述符的ID返还给所述DMA控制器，所述DMA控制器接收到所述ID后，向所述第一数据处理设备发送中断信号。

8.根据权利要求5所述的异构加速系统，其特征在于，所述加速设备为GPGPU、Xeon Phi和FPGA中的任意一种。