[发明专利]封装体结构及半导体器件的封装方法

权利要求书

1.一种封装体结构，其特征在于，包括：

封装基板，适于承载半导体器件；

绝缘层，覆盖于所述封装基板表面并包覆所述半导体器件；

导电层，至少包覆所述绝缘层，所述导电层用于接地以屏蔽外界电磁干扰。

2.根据权利要求1所述的封装体结构，其特征在于，还包括：

焊球，位于所述封装基板背离所述半导体器件的表面；

导电连接线，位于所述绝缘层内且与所述半导体器件电连接；

多层连接线，位于所述封装基板内，且所述多层连接线的两端分别与所述导电连接线、所述焊球电连接。

3.根据权利要求1所述的封装体结构，其特征在于，所述导电层还覆盖于所述封装基板表面；所述封装体结构还包括：

位于所述封装基板内的接地线路；

所述导电层的端部与所述接地线路电连接。

4.根据权利要求3所述的封装体结构，其特征在于，还包括：

暴露于所述封装基板表面的导电连接块，所述导电连接块的一端与所述导电层的端部电连接、另一端与所述接地线路电连接。

5.根据权利要求1所述的封装体结构，其特征在于，所述导电层的材料为掺杂有导电填料的聚合物材料。

6.根据权利要求1所述的封装体结构，其特征在于，所述绝缘层的材料为环氧树脂模塑料。

7.根据权利要求1所述的封装体结构，其特征在于，所述半导体器件为3D NAND存储器。

8.一种半导体器件的封装方法，其特征在于，包括如下步骤：

提供一封装基板，所述封装基板上承载有至少一半导体器件；

形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层；

形成至少包覆所述绝缘层的导电层，所述导电层用于接地以屏蔽外界电磁干扰。

9.根据权利要求8所述的半导体器件的封装方法，其特征在于，所述封装基板内部具有多层连接线；形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层之前还包括如下步骤：

形成导电连接线，电连接所述半导体器件与所述多层连接线。

10.根据权利要求9所述的半导体器件的封装方法，其特征在于，还包括如下步骤：

于所述封装基板背离所述半导体器件的表面形成与所述多层连接线电连接的焊球。

11.根据权利要求8所述的半导体器件的封装方法，其特征在于，形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层的具体步骤包括：

提供第一模腔，所述第一模腔包括第一上模以及与所述第一上模相对的第一下模，所述第一下模中具有至少一第一下模腔；

固定所述封装基板于所述第一上模中，使得所述半导体器件朝向所述第一下模；

闭合所述第一上模与所述第一下模，密封所述半导体器件于所述第一下模腔内；

注射绝缘塑封料至所述第一下模腔，形成所述绝缘层。

12.根据权利要求11所述的半导体器件的封装方法，其特征在于，所述封装基板表面承载有多个所述半导体器件；

所述第一下模中具有与多个所述半导体器件一一对应的多个所述第一下模腔。

13.根据权利要求8所述的半导体器件的封装方法，其特征在于，形成至少包覆所述绝缘层的导电层的具体步骤包括：

提供第二模腔，所述第二模腔包括第二上模以及与所述第二上模相对的第二下模，所述第二下模中具有一第二下模腔；

固定形成有所述绝缘层的所述封装基板于所述第二上模中，使得所述半导体器件朝向所述第二下模；

闭合所述第二上模与所述第二下模，密封所述绝缘层于所述第二下模腔内；

注射导电塑封料至所述第二下模腔，形成所述导电层。