[发明专利]驱动器的应用系统、驱动器和数据传输方法

说明书

本申请提供了一种驱动器的应用系统，有利于降低传输时延。该应用系统包括主芯片、驱动器以及从芯片；在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。

技术领域

本申请涉及通信领域，并且更具体地，涉及一种驱动器的应用系统、驱动器和数据传输方法。

背景技术

外围组件快速互连(peripheral component interconnect express，PCIe)总线是计算机系统中处理器连接外围设备的高速总线。随着PCIe信号速率提升以及PCIe总线应用的越来越广泛，两个PCIe设备之间使用带有时序恢复功能的驱动器(Retimer)的情况越来越多。由于Retimer存在延时，每增加一级Retimer会额外增加延时(40ns～68ns)，这会导致系统性能的损失，在某些应用场景这种影响无法接受，比如PCIe的内存应用场景。因此如何在保证Retimer驱动能力(约28dB)的同时降低Retimer的延时，是一个需要解决的问题。

发明内容

本申请提供了一种驱动器的应用系统、驱动器和数据传输方法，能够降低传输时延。

第一方面，提供了一种驱动器的应用系统，包括主芯片、驱动器以及从芯片。所述主芯片的下行口与所述驱动器的上行口连接，所述驱动器的下行口与所述从芯片的上行口连接。这里的连接包括直接连接和间接连接。

在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；

所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；

所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；

在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。

具体地，主芯片检测到从芯片连接到链路时，将进行首次链路训练。主芯片、从芯片和驱动器均参与首次链路训练过程。在首次链路训练完成后，驱动器可以将与首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中。在首次链路训练完成后，驱动器将接收到复位指示，在接收到复位指示的同时或者之后，驱动器将进行复位操作。该复位操作可以是复位驱动器的所有上行口和下行口，也可以是复位与主芯片连接的上行口以及与从芯片连接的下行口。驱动器的复位操作将触发主芯片和从芯片的再次链路训练，其中驱动器不参与该再次链路训练。在主芯片和从芯片进行再次链路训练的过程中，驱动器调用上述均衡参数，基于该均衡参数透传主芯片和从芯片之间的再次链路训练所涉及的训练序列。

本申请提供的驱动器的应用系统，主芯片、从芯片和驱动器通过进行首次链路训练，能够实现链路均衡，保证对链路的补偿能力。首次链路训练完成后，主芯片和从芯片进行驱动器的复位操作所触发的再次链路训练，在再次链路训练过程中，驱动器通过基于首次链路训练所得到的均衡参数透传主芯片和从芯片之间的训练序列，在实现正常再次链路训练的基础上，还能够提高再次链路训练的效率。再次链路训练完成后，驱动器可以透传主芯片和从芯片之间的业务数据，从而能够降低传输时延。