[发明专利]基于延迟锁相环的两步式混合结构SAR TDC的模数转换器电路

权利要求书

1.一种基于延迟锁相环的两步式混合结构SAR TDC的模数转换器电路，其特征在于，包括：

逐次逼近寄存器型模数转换器，用于对模拟信号进行第一步量化，以得到残差电压；

电压时间转换器，连接所述逐次逼近寄存器型模数转换器，用于将所述残差电压转换成脉冲信号；

时间数字转换器，连接所述电压时间转换器，所述时间数字转换器包括鉴相器、电荷泵、延时信号发生器、延时模块，D触发器和转换电路，其中，所述鉴相器、所述电荷泵、所述延时信号发生器、所述延时模块依次连接，所述延时模块的输出端分别连接所述鉴相器的输入端、所述D触发器的输入端，所述D触发器的输出端连接所述转换电路，所述时间数字转换器用于利用所述电荷泵和延时信号发生器对电压时间转换器增益进行校准，并利用所述脉冲信号，对所述残差电压进行第二步量化。

2.根据权利要求1所述的电路，其特征在于，所述逐次逼近寄存器型模数转换器，包括采样保持电路、第一电容阵列、第二电容阵列、动态比较器、控制逻辑模块，其中，

所述采样保持电路的第一输出端连接所述第一电容阵列、所述动态比较器的正极输入端，所述采样保持电路的第二输出端连接所述第二电容阵列、所述动态比较器的负极输入端，所述动态比较器的输出端连接所述控制逻辑模块的输入端，所述控制逻辑模块的输出端连接所述电压时间转换器。

3.根据权利要求2所述的电路，其特征在于，所述电压时间转换器，包括偏置电路(P1)、数据选择器(MUX)、第一电容(C1)、第二电容(C2)、第一电流源(I1)、第二电流源(I2)、连续时间比较器(N1)，其中，

所述偏置电路(P1)的输出端分别连接所述第一电流源(I1)、所述第二电流源(I2)；

所述数据选择器(MUX)的输入端与所述动态比较器的输入端连接，所述数据选择器(MUX)的正极输出端分别与所述第一电容(C1)的一端、所述第一电流源(I1)的一端、所述连续时间比较器(N1)的正极输入端连接，所述数据选择器(MUX)的负极输出端分别与所述第二电容(C2)的一端、所述第二电流源(I2)的一端、所述连续时间比较器(N1)的负极输入端连接；

所述第一电容(C1)的另一端、所述第一电流源(I1)的另一端与电源端VDD连接，所述第二电容(C2)的另一端、所述第二电流源(I2)的另一端与接地端GND连接，所述连续时间比较器(N1)的输出端连接所述电荷泵的输入端。

4.根据权利要求3所述的电路，其特征在于，所述第一电流源(I1)包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第二开关(SW2)、第四电容(C4)，其中，

所述第一晶体管(M1)的源极、所述第三晶体管(M3)的源极与电源端VDD连接，所述第二晶体管(M2)的漏极、所述第三晶体管(M3)的漏极与所述连续时间比较器(N1)的正极输入端连接，所述第一晶体管(M1)的漏极与所述第二晶体管(M2)的源极连接；

所述第一晶体管(M1)的栅极与所述偏置电路(P1)的第一输出端连接，所述第二晶体管(M2)的栅极与所述偏置电路(P1)的第二输出端连接，所述第三晶体管(M3)的栅极分别与所述第二开关(SW2)的一端、所述第四电容(C4)的一端连接，所述第二开关(SW2)的另一端与所述时间数字转换器连接，所述第四电容(C4)的另一端与接地端GND连接。

5.根据权利要求4所述的电路，其特征在于，所述第一晶体管(M1)、所述第二晶体管(M2)、所述第三晶体管(M3)为PMOS管。