[发明专利]用于获得级联码结构的装置和方法及其计算机程序产品

说明书

本公开总体上涉及数据编码和译码技术，尤其涉及用于获得级联码结构的装置和方法，以及相应的计算机程序产品。所提出的装置和方法能够构造出以更好的编码长度适应性和减少译码延迟以及低复杂度为特点的级联码，码长同时保持与仅基于极化码或具有外码长度等于2的幂的线性外码的常规级联码相似或甚至更好的纠错性能。

技术领域

本公开总体上涉及数据编码和译码技术，尤其涉及用于获得在数据编码和译码技术中使用的级联码结构的装置和方法，以及相应的计算机程序产品。

背景技术

极化码以其具有显式构造和计算高效的连续抵消(Successive Cancellation，SC)、SC列表(SC List，SCL)或循环冗余校验(Cyclic Redundancy Check，CRC)辅助的SCL译码算法的能力来实现对称离散无记忆信道的容量而闻名。极化码的基本思想是将物理通信信道呈现为多个极化的比特信道，并仅在几乎无噪声的那些比特信道上传输信息比特，即，随着码长的增加，信道容量趋于1，而当码长增加时，将在容量趋于0的其余(噪声)比特信道上传输冻结比特。鉴于此，极化码的构造涉及基于信道容量找到这种几乎无噪声的信道。

但是，极化码存在一个问题，与极化码的长度有关，极化码的长度限于P＝2ⁿ值，其中n是正整数。对于某些需要极化码的其他长度的实际应用，需要克服该限制。另一个问题是，由于通常在译码操作中使用的极化译码器的连续特性，SC/SCL/CRC辅助的SCL译码延迟仍然很高。

已经提出了解决上述问题的不同方法，其中一种方法将极化码与其他代码级联。通过这种级联，将极化码用作内码，而所述其他代码则充当外码。外码本身通常被实现为极化码所属的线性分组码。换句话说，将内极化码与外极化码级联在一起，从而提供了级联或多段码的情况是可行的，甚至是实际的。尽管这种级联码由于并行译码内极化码的可能性而可以减少译码延迟，但是对外极化码的长度有限制，该长度仍然等于2的幂，从而限制了整个级联码的长度。此外，用于构造级联码的现有技术具有很高的复杂度，这使得它们不太实用甚至不切实际。

因此，与需要一种解决方案来为级联码提供与现有技术相比更好的长度适应性和译码延迟降低以及更低的构造复杂度。

发明内容

提供本发明内容以简化的形式介绍一系列的概念，这些概念将在下面的详细描述中进一步描述。本发明内容既不旨在标识本公开的关键特征或必要特征，也不旨在用于限制本公开的范围。

本公开的目的是提供一种用于获得级联码结构的方案，该级联码结构用于构造级联码，该级联码的码长不必等于2的幂，并且具有减少的译码延迟和低构造复杂度的特点。

上述目的通过所附权利要求中的独立权利要求的特征来实现。根据从属权利要求、详细描述和附图，进一步的实施例和示例是显而易见的。