[发明专利]运算加速器、处理方法及相关设备

权利要求书

1.一种运算加速器，其特征在于，包括：矩阵转换器，以及与所述矩阵转换器耦合的第一存储器和第二存储器：其中，

所述第一存储器，用于存储输入数据集，所述输入数据集为输入特征图对应的数据集；所述输入数据集包括S个行向量，所述S个行向量中的每一个行向量包括C0个数据，所述C0个数据为所述输入特征图中元素A_ij在C方向上连续C0个通道对应的数据，其中，所述输入特征图的尺寸为W*H*C，W为宽度、H为高度、C为通道数，A_ij为所述输入特征图的W*H平面中第i行第j列的元素，i为小于或者等于W的正整数，j为小于或者等于H的正整数；

所述矩阵转换器，用于执行以下动作：

从所述输入数据集中读出M个行向量，生成第一指令；所述M个行向量为目标矩阵中的M个行向量，所述目标矩阵的尺寸为N*C0，所述目标矩阵的N个行向量为卷积核在所述输入特征图的W*H平面上连续滑动N次时，所述W*H平面上与所述卷积核中元素W_mt对应的N个元素A_ij所对应的行向量，W_mt为所述卷积核中的第m行第t列的元素；所述第一指令包括针对所述M个行向量进行预处理的指令，所述预处理包括移位、拼接和填充的一种或多种；其中，M为小于或者等于S的整数，N为大于或者等于M的整数，C0为小于C的整数；

向所述第二存储器发送所述M个行向量和所述第一指令；

所述第二存储器，根据所述第一指令对所述M个行向量进行所述预处理，得到n个行向量，并存储所述n个行向量；所述n个行向量包括所述M个行向量和（n-M）个填充行向量；其中，所述n个行向量为所述目标矩阵的N个行向量，所述n个行向量在所述第二存储器中的存储顺序与所述目标矩阵中的N个行向量的顺序一致。

2.如权利要求1所述的运算加速器，其特征在于，在N大于M的情况下，所述目标矩阵的N个行向量，具体为卷积核在填充后的输入特征图的W*H平面上连续滑动N次时，在所述填充后的W*H平面上与所述卷积核中元素W_mt对应的N个元素A_ij所对应的行向量；

所述第二存储器，用于根据所述第一指令对所述M个行向量进行所述预处理，得到n个行向量，并存储所述n个行向量，具体包括：

对所述（n-M）个填充行向量进行固定值填充；

按照所述第一指令，对所述Ｍ个行向量和所述（n-M）个填充行向量进行移位或拼接操作之后，得到n个行向量并进行存储。

3.如权利要求1或2所述的运算加速器，其特征在于，所述运算加速器还包括与所述矩阵转换器耦合的第三存储器，以及与所述第三存储器耦合的运算电路；

所述矩阵转换器，还用于：

先后P次向所述第三存储器发送所述第二存储器存储的所述n个行向量和所述矩阵转换器生成的对应的第二指令，其中，P为大于或者等于1的整数，所述第二指令包括写使能、写地址和写尺寸指令；

所述第三存储器，用于根据对应的第二指令存储P*n个行向量，并将所述P*n个行向量发送至所述运算电路；其中，P次接收的所述n个行向量中每一次接收的n个行向量在所述第三存储器中的存储顺序与对应的目标矩阵中的N个行向量的顺序一致，且P次接收的所述n个行向量之间在所述第三存储器中的存储顺序与接收的先后顺序一致；

所述运算电路，用于对所述P*n个行向量进行矩阵运算。

4.如权利要求1-2任意一项所述的运算加速器，其特征在于，所述S个行向量为所述输入特征图中先W方向后H方向上连续的S个A_ij在C方向上连续C0个通道对应的数据。

5.如权利要求1-2任意一项所述的运算加速器，其特征在于，所述矩阵转换器，用于从所述输入数据集中读出M个行向量，生成第一指令，具体包括：

根据读指令从所述S个行向量中读出M个行向量，所述读指令包括读使能、读地址、读步幅和读尺寸，所述读步幅与所述卷积核的滑动步幅相等。