[发明专利]半导体装置、电力变换装置以及半导体装置的制造方法

说明书

本发明所涉及的半导体装置具有具备第1主面的半导体区域(40)，半导体区域(40)具备：n型柱体层(13)及p型柱体层(14)，沿着第1主面交替设置；p型的第1阱层(21)，设置于n型柱体层(13)内且n型柱体层(13)的上表面；n型的第1源极(22)层，设置于第1阱层(21)内且第1阱层的上表面；第1侧面绝缘层(35)，设置于在n型柱体层(13)和p型柱体层(14)的边界设置的第1沟槽(74)内的侧面，与第1阱层(21)及第1源极层(22)相接；第1底面绝缘层(36)，设置于第1沟槽(74)内的底面，至少一部分与p型柱体层(14)内相接；以及第1栅极电极(71)，设置于n型沟槽(13)内，隔着第1侧面绝缘层(35)与第1阱层(21)及第1源极层(22)面对，隔着第1底面绝缘层(36)与p型柱体层(14)面对。

技术领域

本发明涉及半导体装置、电力变换装置以及半导体装置的制造方法。

背景技术

在功率电子领域中，为了驱动马达等电动机的负载，使用MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(insulated-gate bipolar transistor，绝缘栅双极晶体管)等开关元件。这些开关元件通过输入控制信号切换低电阻的导通状态和高电阻的截止状态从而动作。在功率电子的用途中，为了处置高电压的输入，这些开关元件在截止状态下具备高的耐压是重要的。该高的耐压一般通过将耗尽层扩大到漂移层来维持。漂移层的厚度越厚，能够得到越高的耐压，并且漂移层的杂质浓度越低，耗尽层宽越宽，所以能够得到高的耐压。

另一方面，为了在导通状态下减少导通损耗，要求低电阻。漂移层的电阻是导通电阻的电阻分量之一，期望尽可能低。漂移层的电阻能够通过减小漂移层的厚度或者提高漂移层的杂质浓度来降低。然而，如上所述，在漂移层的厚度薄且漂移层的杂质浓度高时，得不到高的耐压。这样，截止状态下的耐压和导通状态下的导通电阻成为折中的关系。

作为能够改善截止状态下的耐压与导通状态下的导通电阻之间的折中的构造，提出如专利文献1记载的超级结(超结)构造。在超级结构造中，按照与电流流动的朝向垂直的朝向，交替配置长条形状等的n型柱体层和p型柱体层，以使双方的柱体层内的实效杂质量相等的方式取得电荷平衡。在此，实效杂质量是指，在p型半导体中实效地作为受主发挥作用的杂质的量，且在n型半导体中实效地作为施主发挥作用的杂质的量。

通过采用超级结构造，能够改善作为以往的开关元件的课题的截止状态下的耐压与导通状态下的导通电阻之间的折中的关系。即，具有超级结构造的半导体装置相比于以往的开关元件，例如能够原样地维持耐压而降低导通电阻，并且能够原样地维持导通电阻而提高耐压。

现有技术文献

专利文献

专利文献1：日本特开2006-313892号公报

发明内容

专利文献1中的半导体元件的沟槽的底面与n型柱体层相接。其结果，存在由于沟槽底部中的电场集中可能发生绝缘破坏这样的问题。

本发明的目的在于，通过使沟槽底部中的电场集中缓和，解决上述课题，其结果，得到可靠性高的半导体装置。

本发明中的半导体装置具有半导体区域，该半导体区域具备第1主面以及在第1主面的相反侧的第2主面，其中，半导体区域具备：第1导电类型的第1柱体层及第2导电类型的第2柱体层，沿着第1主面交替设置；第2导电类型的第1阱层，设置于第1柱体层内且第1柱体层的上表面；第1导电类型的第1源极层，设置于第1阱层内且第1阱层的上表面；第1侧面绝缘层，设置于在第1柱体层和第2柱体层的边界设置的第1沟槽内的侧面，与第1阱层及第1源极层相接；第1底面绝缘层，设置于第1沟槽内的底面，至少一部分与第2柱体层相接；以及第1栅极电极，设置于第1沟槽内，隔着第1侧面绝缘层与第1阱层及第1源极层面对，隔着第1底面绝缘层与第2柱体层面对。