[发明专利]半导体存储装置

说明书

实施方式的半导体存储装置具有多个存储单元阵列层，所述存储单元阵列层具有第1面及与所述第1面为相反侧的第2面，不包含衬底，且包含三维配置在存储单元阵列区域的多个存储单元、以及埋入第1面或/及第2面中的表面配线层，所述各存储单元阵列层的所述表面配线层以从垂直于所述第1面的方向上看重叠的方式设置，通过将所述表面配线层彼此相互接合，而将多个所述存储单元阵列层积层。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

提出有一种三维构造的半导体存储装置，它是在衬底上隔着绝缘层积层多层电极层而成的积层体上形成存储器孔，且在该存储器孔内隔着电荷蓄积膜设有成为通道的硅体。另外，提出一种技术，将该三维构造的存储单元阵列的控制电路设置在存储单元阵列的正下方或正上方。

然而，该示例中，未能充分提高单位面积的存储密度。

背景技术文献

专利文献

专利文献1:日本专利特开2011-204829号公报

专利文献2:日本专利特开2016-62901号公报

发明内容

[发明要解决的问题]

本发明提供一种小型且高性能的半导体存储装置。

[解决问题的技术手段]

根据实施方式，提供一种半导体存储装置，其特征在于：具有多个存储单元阵列层，所述存储单元阵列层具有第1面及与所述第1面为相反侧的第2面，不包含衬底，且包含三维配置在存储单元阵列区域的多个存储单元、以及埋入第1面或/及第2面中的表面配线层；且

所述各存储单元阵列层的所述表面配线层以从垂直于所述第1面的方向上看重叠的方式设置，通过将所述表面配线层彼此相互接合，而将多个所述存储单元阵列层积层。

附图说明

图1是表示第1实施方式的半导体存储装置的示意剖视图。

图2是表示第1实施方式的半导体存储装置的示意立体图。

图3是表示第1实施方式的半导体存储装置的示意剖视图。

图4是将第1实施方式的半导体存储装置的一部分放大后的示意剖视图。

图5是表示第1实施方式的半导体存储装置的示意立体图。

图6是表示第1实施方式的半导体存储装置的制造方法的示意剖视图。

图7是表示第1实施方式的半导体存储装置的制造方法的示意剖视图。

图8是表示第1实施方式的半导体存储装置的制造方法的示意剖视图。

图9是表示第1实施方式的半导体存储装置的制造方法的示意剖视图。

图10是第1实施方式的第1变化例的半导体存储装置的示意剖视图。

图11是第1实施方式的第2变化例的半导体存储装置的示意剖视图。

图12是表示第2实施方式的半导体存储装置的示意剖视图。

图13是第2实施方式的半导体存储装置的电路图。

图14是表示第2实施方式的半导体存储装置的系统构成的框图。

具体实施方式

以下，参照附图对实施方式进行说明。此外，对各附图中相同的要素标附相同的符号。

(第1实施方式)