[发明专利]薄膜晶体管及其制造方法

说明书

薄膜晶体管(101)包括支承于基板(1)的栅电极(2)、覆盖栅电极的栅极绝缘层(3)、配置于栅极绝缘层上且包含多晶硅区域(4p)的半导体层，多晶硅区域(4p)具有：半导体层(4)，其包括第一区域(Rs)、第二区域(Rd)、以及位于第一区域与第二区域之间的沟道区域(Rc)；源电极(8s)，其与第一区域电连接；漏电极(8d)，其与第二区域电连接，以及至少一个保护部(20)，在所述沟道区域的一部分上，还具有从第一区域和第二区域的至少一个隔开间隔配置，保护部(20)具有层叠构造，该层叠构造包含:i型半导体层(10)，其以与沟道区域(Rc)直接接触的方式配置，并且具有比多晶硅区域大的带隙，由本征的半导体构成；以及保护绝缘层(5)，其配置于i型半导体层上。

技术领域

本发明涉及一种薄膜晶体管及其制造方法。

背景技术

薄膜晶体管(Thin Film Transistor，以下称为“TFT”)例如在液晶显示装置、有机EL显示装置等显示装置的有源矩阵基板中用作开关元件。在本说明书中，这种TFT称为“像素用TFT”。作为像素用TFT，以往广泛使用以非晶硅膜(以下简称为“a-Si膜”)作为活性层的非晶硅TFT、以多晶硅(多晶硅)膜(以下简称为“poly-Si膜”)作为活性层的多晶硅TFT等。一般地，由于poly-Si膜的场效应迁移率比a-Si膜的场效应迁移率更高，因此，多晶硅TFT具有与非晶质硅TFT相比高的电流驱动力(即，导通电流大)。

将在活性层的基板侧配置有栅电极的TFT称为“底栅型TFT”，将在活性层的上方(基板的相反侧)配置有栅电极的TFT称为“顶栅型TFT”。若形成底栅型TFT作为像素用TFT，则有时比形成顶栅型TFT在成本方面更有利。

作为底栅型TFT，已知有沟道蚀刻型TFT(以下称为“CE型TFT”)和蚀刻阻挡型TFT(以下称为“ES型TFT”)。在CE型TFT中，在活性层上直接形成导电膜，对该导电膜进行图案化，从而得到源电极和漏电极(源/漏分离)。相对于此，在ES型TFT中，以用作为蚀刻阻挡发挥作用的绝缘层(以下，称为“保护绝缘层”)覆盖活性层的沟道部分的状态下进行源极-漏极分离工序。

多晶硅TFT通常为顶栅型，但也提出了底栅型的多晶硅TFT。例如在专利文献1中，公开了底栅型(ES型)的多晶硅TFT。

现有技术文献

专利文献

专利文献1：特开平6-151856号公报

发明内容

本发明所要解决的技术问题

伴随着显示装置的大型化、高精细化，要求进一步提高TFT的沟道迁移率而提高导通特性。

本发明的一实施方式是鉴于上述情况而完成的，其目的在于提供能够具有高导通特性的底栅型的薄膜晶体管及其制造方法。

用于解决技术问题的技术方案

本发明的一实施方式的薄膜晶体管包括：基板；栅电极，由所述基板支承；栅极绝缘层，覆盖所述栅电极；半导体层，配置于所述栅极绝缘层上，且包含多晶硅区域，所述多晶硅区域包括：第一区域；第二区域；以及沟道区域，位于所述第一区域和所述第二区域之间；源电极，电连接于所述第一区域；漏电极，电连接于所述第二区域；在所述沟道区域的一部分上，还具有从所述第一区域和所述第二区域的至少一个隔开间隔配置的至少一个保护部，所述至少一个保护部具有包括i型半导体层和保护绝缘层的层叠结构，所述i型半导体层由本征半导体构成，所述保护绝缘层配置于所述i型半导体层上；所述i型半导体层具有比所述多晶硅区域大的带隙，所述i型半导体层与所述沟道区域直接接触。

在某个实施方式中，所述至少一个保护部为相互隔开间隔而配置的多个保护部。

在某个实施方式中，所述薄膜晶体管被无机绝缘层覆盖，所述无机绝缘层由所述多个保护部的所述间隔与所述沟道区域直接接触。