[发明专利]用于芯片贴装的可固化粘合剂组合物

说明书

提供了一种用于芯片贴装的可固化粘合剂组合物，其在固化时可以消除空隙问题，使填角最小化，并且具有较小的粘合层厚度和倾斜趋势。

技术领域

本发明涉及可固化粘合剂组合物。特别地，本发明涉及用于芯片贴装(dieattach)的可固化粘合剂组合物，其在固化时消除了空隙(void)问题，使填角(fillet)最小化，并且具有较小的粘合层厚度(bond line thickness)和倾斜趋势。

背景技术

在半导体封装和微电子器件的制备和组装中，预施用的粘合剂组合物用于各种目的。更显著的用途包括将电子元件诸如集成电路晶片连接到引线框或其它基板，以及将电路封装或组件连接到印刷线路板。可用于电子封装应用的粘合剂通常表现出多种性能，诸如良好的机械强度、不影响部件或载体的固化性能、以及与应用到微电子和半导体部件相容的流变性能。

由于减小半导体封装尺寸的压力不断增加，近来对薄芯片(诸如尺寸为0.2mm x0.2mm至10.0mm x 10.0mm的芯片)感兴趣。微型化趋势扩大到多种封装类型，诸如方形扁平无引脚(QFN)、双扁平无引脚(DFN)、小外型集成电路(SOIC)、双列直插封装(DIP)、小外形晶体管(SOT)、小塑料方形扁平封装(QFP)器件等。

使用常规芯片贴装糊膏粘合剂的半导体封装包括将芯片降低到芯片贴装糊膏的分配图案上，直到围绕芯片边缘形成填角(fillet)为止。标准的芯片贴装技术有时会限制糊膏在紧密公差封装中的使用，在紧密公差封装中填角与基板上的接合焊盘(bond pads)之间的距离最小。最小填角依赖于对粘合层厚度(BLT)的精确控制，BLT即芯片底部与基板表面之间的粘合剂的厚度。如果BLT过薄，则由于高的内力或与芯片表面和/或基板的不良粘附性能，芯片容易从基板上脱层。如果BLT在芯片表面上不均匀，则糊膏粘合剂倾向于形成溢出到芯片顶部的大体积的(bulky)填角，从而污染芯片顶部并导致不可靠的引线连接。结果是，较薄芯片的封装组装者不得不使用芯片连接膜(die-bonding film)，这增加了材料成本并且招致资本设备投资。

此外，当使用常规半导体封装技术时，在将芯片降低到芯片贴装糊膏的分配图案上之后，通常将芯片压在糊膏上以确保与基板的适当粘合。由于半导体芯片已经变得越来越薄，即，施用于薄芯片的压力会使芯片破裂、倾斜或包裹芯片，芯片贴装方法中的该步骤变得有问题。包含破裂芯片的封装必须废弃，并且组装堆叠的芯片封装时，不合格封装的风险会增加。

在较薄芯片应用中使用可固化粘合剂的另一挑战在于在粘合基板与芯片的固化产品中产生的空隙。如果含有挥发性溶剂或间隔物的粘合剂组合物的固化快于溶剂的完全挥发或间隔物的变形，则这发生在组合物的固化期间。

WO 2017066563A公开了一种导电性粘合剂配制物，其包含有机基质、作为填料的颗粒化的镍或颗粒化的镍合金，以及其它金属填料。该粘合剂配制物可用作芯片贴装糊膏粘合剂。

WO 2003072673A公开了一种粘合剂组合物，其包含至少一种含马来酰亚胺的单体、任选存在的至少一种固化引发剂以及由一种或多种有机聚合物构成的多个间隔物。

US 6022616B教导了一种改进的粘合剂组合物，其由至少一种有机聚合物树脂、无机填料和挥发性(fugitive)液体制备，其中所述液体和所述有机聚合物树脂各自基本上不溶于另一种中；其中改进包括：所述至少一种有机聚合树脂以粒度为25μm或更小的颗粒形式存在。如此制备的粘合剂组合物可用于金属基板上的400密耳×400密耳或更大的芯片，而没有显著的脱层。

然而，这些尝试不能完全解决上述问题。因此，在本领域中需要这样的可固化粘合剂组合物，在连接薄芯片的应用中固化时，其提供优异的BLT控制，并且实现无空隙、最小填角、较低倾斜趋势，同时保持优异的粘合强度。

发明内容