[发明专利]用于忆阻器阵列接口的竖直JFET器件

说明书

提供了器件和方法。在一个方面，一种用于驱动忆阻器阵列的器件包括衬底，该衬底包括具有底部层、第一壁以及第二壁的阱。衬底由第一半导体材料制成的应变层形成。在阱中形成竖直JFET。竖直JFET包括形成在阱的中间部分中的竖直栅极区，其中，栅极区高度小于阱的深度。沟道区由第二半导体制成的外延层形成，该外延层围绕竖直栅极区。竖直源极区形成在竖直栅极区的第一端的两侧上，并且竖直漏极区形成在竖直栅极区的第二端的两侧上。

技术领域

本公开总体上涉及集成电路，并且更具体地涉及用于忆阻器阵列接口的竖直结型场效应晶体管(JFET)器件。

背景技术

用于切换阵列中的忆阻器器件的电子电路的设计面临挑战，这些挑战包括驱动足够的电压和电流来切换目标器件以及最小化所需大型驱动晶体管的平面占用面积。当在深度学习神经网络处理器内将忆阻器用于点积引擎时，由于使用了适中阵列大小、这些中型阵列的大量实例化以及需要多个状态单元中的终端高电阻状态(HRS)和低电阻状态(LRS)的更大分离，这些挑战可能会更加严峻。可以通过使用由于结和金属界面附近的场效应而存在的半导体器件特性来解决上述问题。

在背景技术部分中提供的描述不应仅仅因为在背景技术部分中提及或与之相关而被认为是现有技术。背景技术部分可以包括描述主题技术的一个或多个方面的信息。

发明内容

本主题技术公开了用于忆阻器阵列的基于结型场效应晶体管(JFET)的驱动器器件。公开的驱动器器件为忆阻器阵列元件提供足够的切换电压和电流。通过使用JFET的竖直实例化，本主题技术的驱动器器件进一步在驱动器器件的平面占用面积方面产生了突破。公开的驱动器器件具有环绕栅极区的U形外延沟道，该栅极区是竖直栅极区。由于提供了较长的沟道宽度而没有导致每个驱动器器件的更大平面表面积，因此这是有利的特征。较长的沟道宽度允许驱动器器件提供高电导率并且因此降低了横跨器件的电压降。因此，对于许多基于忆阻器的应用而言，提供较高的合成忆阻器电压和电流以通过驱动器器件进行切换的能力是至关重要的要求。当前的竖直JFET驱动器未能发现具有本主题技术的这一有利特征。

根据本公开的一些方面，用于驱动忆阻器阵列的器件包括衬底，该衬底包括具有底部层、第一壁和第二壁的阱。衬底由第一半导体材料制成的应变层形成。竖直JFET形成在阱中。竖直JFET包括形成在阱的中间部分中的竖直栅极区，其中，栅极区高度小于阱的深度。沟道区由围绕竖直栅极区的第二半导体制成的外延层形成。竖直源极区形成在竖直栅极区的第一端的两侧上，并且竖直漏极区形成在竖直栅极区的第二端的两侧上。

根据本公开的一些方面，一种设备包括忆阻器阵列，该忆阻器阵列包括以行和列布置的多个忆阻器元件以及用于切换多个忆阻器元件的多个驱动器器件。每个驱动器器件包括竖直JFET，该竖直JFET包括竖直栅极区、沟道区以及竖直源极和漏极区。竖直栅极区形成在阱内并且栅极区高度小于阱的深度。沟道区由围绕竖直栅极区的第二半导体制成的U形外延层形成。竖直源极区形成在竖直栅极区的第一端的两侧上，并且竖直漏极区形成在竖直栅极区的第二端的两侧上。

根据本公开的一些方面，一种制造竖直JFET的方法包括形成第一半导体材料制成的应变层。该方法还包括移除第一半导体材料的部分以形成具有底部层、第一壁和第二壁的阱。生长第二半导体制成的外延层以形成沟道区。在阱的中间部分形成竖直栅极区。竖直源极柱形成在竖直栅极区的第一端的两侧上，并且竖直漏极柱形成在竖直栅极区的第二端的两侧上。形成竖直栅极区包括形成高度小于阱深度的竖直板并在竖直栅极区和底部层之间保留沟道区的层。

应当理解，根据以下详细描述，本主题技术的其他配置对于本领域技术人员将变得显而易见，其中，以示例方式示出和描述了本主题技术的各种配置。将会认识到，本主题技术能够具有其他和不同的配置并且其多处细节能够在各种其他方面进行修改，所有这些都不脱离本主题技术的范围。因此，附图和详细描述本质上应被认为是说明性的而不是限制性的。

附图说明