[发明专利]动态的每存储体和全存储体刷新

说明书

公开了用于执行计算系统中的高效存储器访问的系统、设备和方法。在各种实施方案中，一种计算系统包括计算资源和耦接到存储器装置的存储器控制器。所述存储器控制器确定针对多个排中的给定排的存储器请求。所述存储器控制器将所述给定排的预测的等待时间确定为所述存储器控制器中的用于存储未完成存储器请求的待决队列不存储针对所述给定排的任何存储器请求的时间量。所述存储器控制器将总存储体等待时间确定为用于利用每存储体刷新操作来刷新给定存储体中的尚未刷新的多个存储体的时间量。如果不存在针对所述给定排的待决请求，则使用所述预测的等待时间和所述总存储体等待时间中的每一者来在每存储体刷新操作与全存储体刷新操作之间进行选择。

背景技术

相关技术的描述

当给定线程的存储器访问在计算系统的最后层级高速缓存中未命中时，将请求发送到系统存储器。因此，用于系统存储器(诸如片外动态随机存取存储器(DRAM))的存储器访问等待时间通常远大于高速缓存的访问等待时间。为了减小此类等待时间的影响，并且考虑到读取操作通常在程序执行的关键路径上，可为读取操作分配比写入操作更高的优先级。然而，因为存储器总线可利用双向共享总线结构，所以必须执行切换总线的驱动方向，并且增加的数据总线周转等待时间仍然存在。

为了增加带宽并进一步减少等待时间，可将DRAM组织成独立的排并且支持存储器访问流水线。一般来讲，DRAM将数据存储在给定存储体中的来自已激活行的缓冲器中。然而，与静态RAM(SRAM)不同，DRAM不针对每个存储访问具有相等的访问时间。而是，从系统存储器接收读取数据具有比将写入数据发送到系统存储器更长的等待时间。除了上述内容之外，对系统存储器的访问还使用多个事务。例如，根据情况需要诸如预充电、行的激活/打开、对已打开行的列读取访问、对已打开行的列写入访问和已打开行的关闭的DRAM事务。此外，这些各种事务中的每一者可具有不同的等待时间。通常，激活和预充电事务具有比读取访问和写入访问事务明显更高的等待时间。

一些存储器访问(诸如对存储体的同一行的连续访问)使用较少的上述事务。其他存储器访问需要更多的事务。例如，包括对未打开所请求的行的不同存储体的连续访问的存储器事务将需要更多的事务。除了上述内容之外，在已访问行之后何时关闭行是由DRAM中的控制逻辑进行的一项确定，这影响性能和功耗。

鉴于以上内容，期望用于执行计算系统的高效存储器访问的高效方法和系统。

附图说明

通过结合附图参见以下描述，可更好地理解本文所述的方法和机制的优点，在附图中：

图1是计算系统的一个实施方案的框图。

图2是存储器控制器的一个实施方案的框图。

图3是用于基于工作负载和总存储体等待时间来选择用于基于预测的等待时间来刷新排的刷新操作的方法的一个实施方案的流程图。

图4是用于基于工作负载和总存储体等待时间来选择用于基于预测的等待时间来刷新排的刷新操作的方法的一个实施方案的流程图。

图5是用于基于工作负载和总存储体等待时间来选择用于基于预测的等待时间来刷新排的刷新操作的方法的一个实施方案的流程图。

虽然本发明易于具有各种修改和替代形式，但通过举例的方式在图式中示出并且在本文中详细地描述特定的实施方案。然而，应当理解，图式和对其的详细描述并不意图将本发明局限于所公开的具体形式，而是相反，本发明将涵盖落入如所附权利要求所限定的本发明的范围内的所有修改、等效物和替代方案。

具体实施方式