[发明专利]用于存储器决策反馈均衡器的电压校正计算

权利要求书

1.一种半导体存储器装置，其包括：

第一端子，其经配置以接收参考电压；

第二端子，其经配置以接收经加权分接头值；

本地产生器电路，其经配置以基于所述参考电压及所述经加权分接头值而形成不带正负号电压校正值群组；

正负号配置电路，其经配置以：

从所述本地产生器电路接收所述不带正负号电压校正值群组；且

将极性指派给所述不带正负号电压校正值群组中的每一相应不带正负号电压校正值，从而依据所述不带正负号电压校正值群组形成校正信号；及

输出，其经配置以将所述校正信号发射到处理电路的第一输入，其中所述处理电路经配置以至少部分地基于控制信号而使用所述校正信号来抵消来自数据流的对失真位的符号间干扰。

2.根据权利要求1所述的半导体存储器装置，其中所述正负号配置电路包括经配置以接收正负号位的第三端子，其中所述极性是基于所述正负号位而确定。

3.根据权利要求1所述的半导体存储器装置，其中所述处理电路经配置以接收所述控制信号，其中所述控制信号经配置以指示所述数据流的一或多个先前位的二进制表示。

4.根据权利要求3所述的半导体存储器装置，其中所述处理电路包括经配置以接收所述失真位的第二输入，其中所述处理电路经配置以基于所述校正信号及所述失真位而产生所述失真位的经修改值。

5.根据权利要求4所述的半导体存储器装置，其包括耦合到所述处理电路的解串行化器，其中所述解串行化器经配置以从所述处理电路接收所述失真位的所述经修改值且存储所述失真位的所述经修改值的指示。

6.根据权利要求5所述的半导体存储器装置，其中所述解串行化器经配置以将所述失真位的所述经修改值的所述指示存储为所述数据流的所述一或多个先前位的所述二进制表示。

7.根据权利要求6所述的半导体存储器装置，其中所述解串行化器经配置以发射所述数据流的所述一或多个先前位的所述二进制表示作为所述控制信号。

8.根据权利要求1所述的半导体存储器装置，所述处理电路包括切换电路，所述切换电路经配置以基于所述控制信号的二进制表示而选择性地发射来自所述校正信号的失真校正因子，其中所述失真校正因子为电压校正信号以至少部分地基于所述控制信号的所述二进制表示校正来自所述数据流的对所述失真位的所述符号间干扰。

9.根据权利要求1所述的半导体存储器装置，其包括耦合到所述处理电路的多路复用器，其中所述多路复用器经配置以响应于所述控制信号的第一状态而发射所述失真位的第一经修改值且经配置以响应于所述控制信号的第二状态而发射所述失真位的第二经修改值。

10.根据权利要求1所述的半导体存储器装置，其中所述校正信号的数目等于所述控制信号的二进制状态的总数目。

11.根据权利要求10所述的半导体存储器装置，其中所述控制信号的二进制状态的所述总数目取决于所述数据流的先前位的所存储值的数目。