[发明专利]半导体集成电路

说明书

具备具有第一从锁存器的第一触发器(1a)、具有第二从锁存器的第二触发器(2a)、以及向第一触发器(1a)和第二触发器(2a)供给共通的时钟信号的时钟生成电路(3)，第一从锁存器具有第一反相器(I14)、以来自第一反相器(I14)的输出信号作为输入的第一反馈反相器(I15)、以及连接在第一反相器(I14)的输入端子与第一反馈反相器(I15)的输出端子之间的第一开关(S13)，从第一反馈反相器(I15)的输出端子输出第一触发器(1a)的输出信号。

技术领域

本发明涉及半导体集成电路，尤其涉及多位触发器电路。

背景技术

在半导体集成电路中，由多个触发器共用1个时钟缓冲器、减少整体的时钟缓冲器的数量从而得到小面积化和低功率化的效果的多位(multibit)触发器多用于近年来的半导体集成电路中。

触发器是对芯片面积和功率造成较大影响的最重要的基本电路之一，因此要求多位触发器的进一步小面积化。

针对该要求的解决对策之一是削减该电路的一部分。例如，专利文献1所示的典型的多位触发器中，具备输出电路。相对于此，削减了输出电路的多位触发器的例子在专利文献2中示出。这里，输出电路是指来自其的输出信号不被连接到触发器内部的晶体管的栅极输入、仅被连接到触发器的外部电路的电路。

现有技术文献

专利文献

专利文献1：日本特开2017－055332号公报

专利文献2：日本特开2014－060750号公报

发明内容

发明要解决的课题

上述以往的削减了输出电路的多位触发器中，由于信号传输路径短，所以在内部的电位状态不稳定的情况下，输出信号的波形在没有被充分整形的情况下被输出。结果，容易受到噪声的影响，噪声的影响可能一直传输到多位触发器的输出端子的连接目的地的电路。

本发明的目的在于，提供具备不易受到噪声的影响并且能够以小面积构成的多位触发器的半导体集成电路。

用于解决课题的手段

根据一方面的观点，本发明的半导体集成电路，具备：第一触发器，具有第一输入电路、以来自上述第一输入电路的输出信号作为输入的第一主锁存器、以及以来自上述第一主锁存器的输出信号作为输入的第一从锁存器；第二触发器，具有第二输入电路、以来自上述第二输入电路的输出信号作为输入的第二主锁存器、以及以来自上述第二主锁存器的输出信号作为输入的第二从锁存器；以及时钟生成电路，向上述第一触发器和上述第二触发器供给共通的时钟信号，上述第一从锁存器具有第一反相器、以来自上述第一反相器的输出信号作为输入的第一反馈反相器、以及连接在上述第一反相器的输入端子与上述第一反馈反相器的输出端子之间的第一开关，从上述第一反馈反相器的输出端子输出上述第一触发器的输出信号。

由此，能够实现不具备输出电路并且能够充分确保信号传输路径上的反相器的级数的电路结构，能够构成具备在内部的电位状态不稳定的情况下也不易受到噪声的影响并且能够以小面积构成的多位触发器的半导体集成电路。

根据本发明，能够实现具备不易受到噪声的影响并且能够以小面积构成的多位触发器的半导体集成电路。

附图说明

图1是表示本发明的实施方式1的半导体集成电路所具备的多位触发器的电路结构的图。

图2是表示本发明的实施方式1的半导体集成电路所具备的多位触发器的内部电位状态的图。

图3是表示反相器的级数和信号波形的斜度的关系的一例的图。

图4是表示本发明的实施方式2的半导体集成电路所具备的多位触发器的电路结构的图。