[发明专利]用于垂直传输场效应晶体管的替换金属栅极工艺

说明书

一种形成半导体结构的方法，包括：形成设置在衬底的顶表面之上的多个鳍；以及使用替换金属栅极(RMG)工艺从该多个鳍形成一个或多个垂直传输场效应晶体管(VTFET)。围绕VTFET中的给定VTFET的至少一个鳍的栅极包括设置在栅极接触金属层之上的栅极自对准接触(SAC)帽盖层，栅极接触金属层被设置成与至少一个鳍的端部相邻。

背景技术

本发明涉及半导体，并且更具体地涉及用于形成半导体结构的技术。半导体和集成电路芯片在许多产品中已经变得普遍存在，特别是因为它们在成本和尺寸上持续减小。持续期望减小结构特征的尺寸和/或针对给定芯片尺寸提供更大量的结构特征。一般来说，小型化允许在较低功率电平和较低成本下增加性能。当前技术处于或接近诸如逻辑门、场效应晶体管(FET)和电容器的某些微型器件的原子级缩放。

发明内容

本发明的实施例提供了用于垂直传输场效应晶体管(VTFET)的替换金属栅极(RMG)工艺的技术。

在本发明的一个实施例中，一种形成半导体结构的方法包括：在衬底的顶表面之上形成本发明设置的多个鳍；以及使用RMG工艺由所述多个鳍形成一个或多个VTFET。围绕VTFET中的给定VTFET的至少一个鳍的栅极包括设置在栅极接触金属层之上的栅极自对准接触(SAC)帽盖层(capping layer)，栅极接触金属层被设置成与至少一个鳍的端部相邻。

在本发明的另一个实施例中，一种半导体结构包括衬底以及设置在所述衬底的顶表面之上的多个鳍，所述多个鳍包括用于利用RMG工艺形成的一个或多个VTFET的沟道。VTFET中的给定VTFET包括围绕多个鳍中的至少一个鳍的栅极，给定VTFET的栅极包括设置在栅极接触金属层之上的栅极SAC帽盖层，栅极接触金属层被设置成与至少一个鳍的端部相邻。

在本发明的另一个实施例中，一种集成电路包括一个或多个VTFET，所述一个或多个VTFET包括衬底以及设置在所述衬底的顶表面之上的多个鳍，所述多个鳍包括用于利用RMG工艺形成的所述一个或多个VTFET的沟道。VTFET中的给定VTFET包括围绕多个鳍中的至少一个鳍的栅极，给定VTFET的栅极包括设置在栅极接触金属层之上的栅极SAC帽盖层，栅极接触金属层被设置成与至少一个鳍的端部相邻。

附图说明

图1示出了根据本发明的实施例的具有设置在衬底之上的多个鳍的半导体结构的侧横截面视图。

图2示出了根据本发明的实施例的在形成底部源极/漏极区和底部间隔体(spacer)之后的图1的半导体结构的侧横截面视图。

图3示出了根据本发明的实施例的在形成虚设栅极(dummy gate)之后的图2的半导体结构的侧横截面视图。

图4示出了根据本发明的实施例的在虚设栅极的凹陷(recess)之后的图3的半导体结构的侧横截面视图。

图5示出了根据本发明的实施例的在形成顶部间隔体之后的图4的半导体结构的侧横截面视图。

图6示出了根据本发明的实施例的在形成和激活顶部结之后图5的半导体结构的侧横截面视图。

图7示出了根据本发明的实施例的在填充隔离层之后图6的半导体结构的侧横截面视图。

图8示出了根据本发明的实施例的在形成附加的间隔体和级间电介质(interlevel dielectric)之后的图7的半导体结构的侧横截面视图。

图9示出了根据本发明的实施例的在打开以暴露用于形成顶部源极/漏极接触的结的顶部之后的图8的半导体结构的侧横截面视图。

图10示出了根据本发明的实施例的在形成顶部源极/漏极之后的图9的半导体结构的侧横截面视图。

图11示出了根据本发明的实施例的在顶部源极/漏极区之上填充金属层之后的图10的半导体结构的侧横截面视图。