[发明专利]具有高密度Z轴互连的3D计算电路

说明书

本发明的一些实施例提供了一种三维(3D)电路，该三维(3D)电路通过将两个或更多个集成电路(IC)裸片垂直堆叠以至少部分地重叠而形成。在这种布置中，在每个裸片上限定的几个电路块(1)与在一个或多个其他裸片上限定的其他电路块重叠，并且(2)通过连接电连接到这些其他电路块，该连接穿过结合一对或多对裸片的一个或多个结合层。在一些实施例中，重叠的、连接的电路块对包括计算块对以及计算和存储器块对。穿过结合层以电连接不同裸片上的电路块的连接在下文中被称为z轴布线或连接。这是因为这些连接完全或主要在3D电路的z轴上穿越，而3D电路的x‑y轴限定了IC裸片基板或互连层的平面。这些连接也被称为垂直连接，以使它们与沿着IC裸片的互连层的水平平面连接区分开。

背景技术

电子电路通常被制造在诸如硅的半导体材料的晶片上。具有这种电子电路的晶片通常被切割成多个裸片，每个裸片被称为集成电路(IC)。每个裸片都装在IC盒中，并且通常称为微芯片、“芯片”或IC芯片。根据摩尔定律(由戈登·摩尔首次提出)，可在IC裸片上限定的晶体管数量大约每两年增加一倍。随着半导体制造过程的进步，该定律在过去的50年中一直适用。但是，近年来，随着我们达到可能在半导体基板上限定的晶体管的最大数量，摩尔定律的终结已被预知。因此，在本领域中需要其他进步，以允许在IC芯片中限定更多的晶体管。

发明内容

本发明的一些实施例提供了三维(3D)电路，该三维(3D)电路通过将两个或更多个集成电路(IC)裸片垂直堆叠以至少部分地重叠而形成。在这种布置中，在每个裸片上限定的几个电路块(1)与在一个或多个其他裸片上限定的其他电路块重叠，并且(2)通过连接电连接到这些其他电路块，该连接穿过结合一对或多对裸片的一个或多个结合层。在一些实施例中的3D电路可以是任意类型的电路，诸如：处理器，如CPU(中央处理单元)、GPU(图形处理单元)、TPU(张量处理单元)等；或者其他类型的电路，如FPGA(现场可编程门阵列)、AI(人工智能)神经网络芯片、加密/解密芯片等。

在一些实施例中，连接在垂直于结合表面的方向上穿过(一个或多个)结合层。在一些实施例中，重叠的、连接的电路块对包括计算块对以及计算和存储器块对。穿过结合层以电连接不同裸片上的电路块的连接在下文中称为z轴布线或连接。这是因为这些连接完全或主要在3D电路的z轴上穿越，而3D电路的x-y轴限定了IC裸片基板或互连层的平面。这些连接也被称为垂直连接，以使它们与沿着IC裸片的互连层的水平平面连接区分开。

前面的发明内容旨在用作对本发明的一些实施例的简要介绍。这并不意味着是对本文档中所公开的所有发明主题的介绍或概述。以下的具体实施方式和在具体实施方式中引用的附图将进一步描述发明内容中描述的实施例以及其他实施例。因此，为了理解本文档所描述的所有实施例，需要对发明内容、具体实施方式、附图和权利要求书进行全面回顾。

附图说明

本发明的新颖特征在所附权利要求书中提出。然而，出于解释的目的，在以下附图中阐述了本发明的几个实施例。

图1示出了本发明的一些实施例的3D电路。

图2示出了在一个裸片上具有多核处理器而在另一个裸片上具有嵌入式存储器的一个高性能3D处理器的示例。

图3示出了当今在许多设备中如何普遍使用多核处理器。

图4示出了通过垂直堆叠三个裸片形成的3D处理器的示例。

图5示出了三个垂直堆叠的裸片，其中第二裸片的背面在第一和第二裸片面对面结合之后但在将第三裸片面对面安装到第二裸片之前通过减薄过程被减薄。

图6-9示出了一些实施例的其他3D处理器。

图10示出了一些实施例在不同的堆叠裸片上放置执行连续计算的两个计算电路。

图11示出了在不同的裸片上具有重叠的处理器核的一个高性能3D处理器的示例。