[发明专利]碳化硅半导体装置以及电力变换装置

说明书

在内置肖特基二极管的SiC‑MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。

技术领域

本发明涉及包含碳化硅的碳化硅半导体装置以及电力变换装置。

背景技术

已知关于使用碳化硅(SiC)构成的PN二极管，在持续流过正向电流即双极电流时，在结晶中发生堆垛层错而正向电压偏移这样的可靠性上的问题。认为其原因为，由于经由PN二极管注入的少数载流子与多数载流子再结合时的再结合能量，作为面缺陷的堆垛层错以在碳化硅基板存在的基底面位错等为起点扩展。该堆垛层错阻碍电流的流动，所以由于堆垛层错的扩展，电流减少而使正向电压增加，引起半导体装置的可靠性降低。

这样的正向电压的增加在使用碳化硅的纵型MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)中也同样地发生。纵型MOSFET在源极漏极之间具备寄生PN二极管(体二极管)，在该体二极管流过正向电流时，在纵型MOSFET中也引起与PN二极管同样的可靠性降低。在将SiC-MOSFET的体二极管用作MOSFET的续流二极管的情况下，有时发生该MOSFET特性降低。

作为解决如上述那样的由于向寄生PN二极管的正向电流通电引起的可靠性上的问题的方法，如专利文献1所示，有如下的一个方法：进行在寄生PN二极管长时间流过正向电流的压力施加，测定压力施加前后的正向电压的变化，从产品排除(筛选)正向电压的变化大的元件。然而，在该方法中，存在通电时间变长，在使用缺陷多的晶片时发生大量不良品这样的缺点。

另外，作为另一方法，有如下的方法：在MOSFET等作为单极型的晶体管的半导体装置中，将单极型的二极管作为续流二极管内置而使用。例如，在专利文献2、专利文献3中记载作为单极型的二极管在MOSFET的组件单元内内置肖特基势垒二极管(SBD：SchottkyBarrier Diode)的方法。

在活性区域内置有单极型二极管即仅通过多数载流子通电的二极管的这样的单极型晶体管应用于SiC半导体装置的情况下，通过将单极型二极管的扩散电位即通电动作开始的电压设计得低于PN结的扩散电位，使得在续流动作时在体二极管不流过双极电流，能够抑制活性区域的单极型晶体管的特性劣化。

然而，即使在活性区域内置有单极型二极管的单极型晶体管中，在终端区域即活性区域以外的区域，在构造上难以配置单极型二极管的部位也有时产生形成寄生PN二极管的部位。

例如，在栅极焊盘附近、半导体装置终端部附近的区域，形成有向比源极电极更靠外周侧突出的终端阱区域，在终端阱区域与漂移层之间形成有寄生PN二极管。而且，在该部位，未形成肖特基电极，未形成单极型二极管。在终端阱区域无肖特基电极，所以对由终端阱区域和漂移层形成的PN二极管施加源极电极与漏极电极之间的电压，作为结果在PN二极管流过双极电流。

在这样的部位存在基底面位错等的起点时，有时堆垛层错扩展而晶体管的耐压会降低。具体而言，在晶体管是截止状态时，发生泄漏电流，由于由泄漏电流引起的发热，元件、电路有时破坏。

为了避免该问题，以使得在由终端阱区域和漂移层形成的PN二极管不流过双极电流的方式，将源极漏极之间的施加电压限制为一定值以下即可。为此，通过使芯片尺寸扩大，降低在流过续流电流时发生的源极漏极间电压即可。在该情况下，产生芯片尺寸变大，成本增大的缺点。