[发明专利]存储器单元、存储器阵列以及形成存储器阵列的方法

说明书

一些实施例包含一种存储器单元，所述存储器单元具有导电栅极，并且具有邻近于所述导电栅极的电荷阻挡区域。所述电荷阻挡区域包含氮氧化硅和二氧化硅。电荷存储区域邻近于所述电荷阻挡区域。隧穿材料邻近于所述电荷存储区域。沟道材料邻近于所述隧穿材料。所述隧穿材料位于所述沟道材料与所述电荷存储区域之间。一些实施例包含存储器阵列。一些实施例包含形成组合件(例如，存储器阵列)的方法。

技术领域

存储器单元(例如，NAND存储器单元)、存储器阵列(例如，NAND存储器阵列)以及形成存储器阵列的方法。

背景技术

存储器为电子系统提供数据存储。闪速存储器是一种类型的存储器，并且在现代计算机和装置中具有许多用途。例如，现代个人计算机可以具有存储在闪速存储器芯片上的BIOS。作为另一个实例，计算机和其它装置利用固态驱动器中的闪速存储器替代常规的硬盘驱动器变得越来越普遍。作为又另一个实例，闪速存储器在无线电子装置中很受欢迎，因为其使制造商能够在新通信协议变得标准化时对其进行支持，并能够提供远程升级装置以增强特征的能力。

NAND可以是闪速存储器的基本架构，并且可以被配置成包括竖直堆叠的存储器单元。

在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1示出了现有技术装置100的框图，所述现有技术装置包含存储器阵列102，所述存储器阵列具有沿着存取线104(例如，用于传导信号WL0到WLm的字线)和第一数据线106(例如，用于传导信号BL0到BLn的位线)的以行和列布置的多个存储器单元103。存取线104和第一数据线106可以用于向存储器单元103传送信息并从所述存储器单元传送信息。行解码器107和列解码器108对地址线109上的地址信号A0到AX进行解码，以确定存储器单元103中的哪些存储器单元将被存取。感测放大器电路115操作以确定从存储器单元103读取的信息的值。I/O电路117在存储器阵列102与输入/输出(I/O)线105之间传送信息值。I/O线105上的信号DQ0到DQN可以表示从存储器单元103读取或写入到所述存储器单元的信息值。其它装置可以通过I/O线105、地址线109或控制线120与装置100通信。存储器控制单元118用于控制将对存储器单元103执行的存储器操作，并利用控制线120上的信号。装置100可以分别在第一电源线130和第二电源线132上接收电源电压信号Vcc和Vss。装置100包含选择电路140和输入/输出(I/O)电路117。选择电路140可以通过I/O电路117对信号CSEL1到CSELn做出响应，以选择第一数据线106和第二数据线113上的信号，所述信号可以表示有待从存储器单元103读取或有待编程到所述存储器单元中的信息的值。列解码器108可以基于地址线109上的A0到AX地址信号选择性地激活CSEL1到CSELn信号。选择电路140可以选择第一数据线106和第二数据线113上的信号，以在读取操作和编程操作期间提供存储器阵列102与I/O电路117之间的通信。