[发明专利]一种内部电源焊盘间距更小的半导体封装

说明书

一种封装后的集成电路(integrated circuit，IC)，包括IC和封装。所述封装具有底部介质层和在所述底部介质层上形成的多个重布线层(redistribution layers，RDLs)。所述多个RDL中的每个RDL包括图案化导体、介质层和位于图案化导体之间并延伸至其它RDL或延伸至外部连接的多个过孔。所述封装包括具有第一侧向间距的多个封装焊盘。所述IC包括电连接至具有第一侧向间距的所述多个封装焊盘的多个IC焊盘。所述封装还包括延伸穿过所述底部介质层并与所述第一RDL的所述多个图案化导体接触的多个印制电路板(printed circuit board，PCB)焊盘。所述多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于所述第一侧向间距。

相关申请案交叉申请

本申请要求于2017年11月16日递交的申请号为15/814,736发明名称为“一种内部电源焊盘间距更小的半导体封装”的美国申请案的在先申请优先权，该在先申请的内容以引入的方式并入本文。

背景技术

过去五十年里，集成电路(integrated circuit，IC)技术取得了巨大的进步。IC目前广泛应用于电子设备、机械、车辆、电器及其它设备。目前的大型处理IC中，晶体管数量达到了数十亿个，而存储器IC中的晶体管数量则有数千亿个。IC上的晶体管密度可达到每平方毫米一亿个。

IC晶体管形成于IC的半导体部分，并通过IC上的十个或更多个金属层的图案化导体互连。晶体管的这种互连产生逻辑功能。金属层还用于IC内的信号布线、将信号布线至IC外以及向晶体管传递供电电压，如：源极电源电压(V_SS)和漏极电源电压(V_DD)，也就是通常所谓的电源和地。IC中V_SS和V_DD的传递采用在一个或多个金属层上形成的图案化导体和与金属层相互耦合的过孔。由于金属层的尺寸限制，图案化导体的串联电阻可能相对较高。因此，电流通过这些图案化导体时会导致IR压降(压降)，使得施加在晶体管上的电压降低，从而导致电路性能下降以及电源传送过程中热量的产生。当压降造成IC性能下降时，产生的热量必须散去以避免损坏IC。由于电源域边界处服务晶体管的导体长度更大，电源域边界的IR压降也可能更大。

图1A示出了现有倒装芯片封装中的一种封装焊盘图案。封装的封装焊盘指的是电连接，如导电片，这些电连接直接对应并电连接至IC的电连接。该封装还包括二级接口，如印制电路板(printed circuit board，PCB)接口。PCB接口包括电连接，如焊球，这些电连接直接对应于其上安装有所述封装的PCB上的电连接。

如图1A所示，倒装芯片封装100包括多个I/O焊盘102，用于连接IC的I/O连接，以及多个内部电源/接地焊盘104，用于连接IC的V_SS和V_DD连接。目前的倒装芯片封装技术所支持的I/O焊盘102之间的侧向间距可低至60微米，转接板(interposer)之间的侧向间距可低至40微米。然而，目前的倒装芯片封装技术中，所支持的内部电源/接地焊盘104之间的侧向间距仅低于200微米。鉴于此，V_SS和V_DD必须如上所述侧向分布在IC中，从而导致了本文讨论的问题。本文中，术语“侧向间距”和“间距”可互换使用。