[发明专利]逻辑电路、时序电路、电源控制电路、开关电源设备

说明书

一种时序电路(1)，包括：检测器(2)，其基于输入信号检测事件的发生；接受器(4)，接受其发生已被所述检测器检测到的所述事件；禁止器(4)，其利用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；时钟脉冲生成器(3)，其在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；确定器(5)，其基于当前状态和所述接受器接受的所述事件来确定下一状态；以及锁存器(6)，其使用所述时钟脉冲来锁存所述下一状态。所述锁存器的输出处于所述当前状态。

技术领域

本发明涉及一种时序电路，以及使用该时序电路的电源控制电路和开关电源设备。此外，本发明涉及逻辑电路以及使用该逻辑电路的时序电路、电源控制电路和开关电源设备。

背景技术

通常，为了实现逻辑电路的低功耗，使用时钟门控技术(例如，参见专利文献1)。

在逻辑电路中，除了低功耗之外，故障输出预防也是一个重要的技术问题。这里，在图10所示的逻辑电路中，假设锁存器101和输出解码器102通过两条总线连接，并且锁存器101的输出状态从00改变为11。在这种情况下，锁存器101的输出状态在从00变为11的途中可以是01或10。例如，如果输出解码器102是XOR门，则当锁存器101的输出状态在从00变为11的途中变为01或10时，在输出解码器102的输出中出现故障。

在图10所示的逻辑电路中，通过在例如输出解码器102的后级中布置专利文献2中公开的故障消除电路，可以防止故障输出。

引文列表

专利文献

专利文献1：日本特开2008-176440号公报

专利文献2：日本特开2002-208844号公报

发明内容

发明要解决的问题

在时钟门控技术中，通过控制时钟信号的供应来降低功耗，但是因为用于生成所述时钟信号的所述时钟信号生成器总是运转，存在不能抑制时钟信号生成器中的功耗的问题。

当在输出解码器102的后级中布置了专利文献2中公开的故障消除电路时，噪声可能影响所述故障消除电路并且导致其异常操作。结果，所述故障消除电路的输出可能变得与锁存器101的输出状态无关，因此使用所述逻辑电路的输出的控制可能变得无效。

如图11所示，即使延迟电路103和锁存器104被添加到图10所示的逻辑电路，也存在同样的问题。

鉴于上述情况，本发明的第一目的是提供一种能够进一步降低功耗的时序电路以及使用该时序电路的电源控制电路和开关电源设备。

鉴于上述情况，本发明的第二目的是提供一种可以防止故障输出并且不会发生失控状态的逻辑电路以及使用该逻辑电路的时序电路、电源控制电路和开关电源设备。

解决问题的手段

本说明书中公开的时序电路包括：检测器，其被布置为基于输入信号检测事件的发生；接受器，其被布置为接受其发生已被所述检测器检测到的所述事件；禁止器，其被布置为使用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；时钟脉冲生成器，其被布置为在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；确定器，其被布置为基于当前状态和所述接受器接受的所述事件来确定下一状态；以及锁存器，其被布置为使用所述时钟脉冲来锁存所述下一状态，其中，所述锁存器的输出处于所述当前状态(第一结构)。

在具有上述第一结构的所述时序电路中，所述事件的发生定时可以不与任何时钟信号同步(第二结构)。