[发明专利]对来自图案化的磁穿隧结的侧壁材料的高温挥发

说明书

公开用于形成及封装磁穿隧结(MTJ)纳米支柱的工艺流程，首先通过反应式离子蚀刻或离子束蚀刻图案化包括参考层(RL)、自由层(FL)、以及穿隧阻挡层(TB)的MTJ薄层，以形成MTJ侧壁。基板上的多个MTJ在工艺腔体中的位置上进行加热(退火)，以大致上将RL、FL、以及TB结晶为体心立方(bcc)结构，且在沉积封装层前不会自装置的边缘再结晶，进而确保RL与TB之间、以及FL与TB之间的晶格匹配。在不破坏真空的情况下，于与退火操作相同的位置沉积封装层，并优选地使用物理气相沉积以防止反应性物质伤害MTJ侧壁。磁阻比得到了改善，特别是对于临界尺寸低于70nm的MTJ。

相关专利申请

本申请涉及申请于3/20/17，申请号15/463,113的美国申请案、申请于4/5/17，申请号15/479,572的美国申请案、以及申请于5/15/17，申请号15/595/484的案件编号HT17-005，由相同持有人所持有，且本文参考并入上述申请案的整体。

技术领域

本公开涉及一种改善存储器装置中的磁穿隧结(MTJ)的磁阻比的方法。特别涉及一种高温工艺，可在与被用于沉积被采用来填充相邻MTJ间的间隙的封装层相同的工艺腔体中执行，以自MTJ侧壁移除挥发性残留物以及使铁电电极结晶。

背景技术

垂直磁化的磁穿隧结(perpendicularly magnetized magnetic tunneljunction,p-MTJ)是一种主要的新兴技术，可用于嵌入式磁性随机存取存储器(magneticrandom access memory,MRAM)应用以及独立的MRAM应用。STT-MRAM(自旋转移矩MRAM)是一种p-MTJ技术，使用自旋转矩(spin-torque)来写入存储器位元，这由C.Slonezewski在J.Magn.Magn.Mater.V 159,L1-L7(1996)的「Current driven excitation of magneticmultilayers」中所描述。与现有的半导体存储器技术(例如：SRAM、DRAM、以及快闪存储器)相比，P-MTJ技术极具竞争力。

P-MTJ具有一种通用结构，其中绝缘的穿隧阻障(tunnel barrier)被夹在两个磁性层之间。其中一个磁性层被称为参考层(reference layer,RL)，且举例来说，当磁性层的平面是沿着x轴及y轴方向形成时，具有沿着(+y)方向固定在远离平面方向上的磁化。第二个磁化层被称为自由层(free layer,FL)，亦具有远离平面的磁化方向，其中磁化方向可自由地为沿着(+y)方向的平行(Pstate,P状态)或沿着(-y)方向的反平行(AP state,AP状态)。P状态的P状态电阻(Rp)与AP状态的AP状态电阻(Rap)之间的电阻上的差异，可用方程式(Rap-Rp)/Rp来描绘，其中方程式(Rap-Rp)/Rp亦被称为DRR或磁阻(magnetoresistive,MR)比。对p-MTJ装置而言，具有大DRR数值相当重要，因为此特性与存储器位元的读取容限(read margin)，或是与区分P状态与AP状态(0或1位元)的难易程度直接相关。

为了与高速嵌入式RAM技术竞争，必须以纳米支柱(nanopillar)的形式将图案化的p-MTJ制造成具有单位元(single bit)的高密度阵列，这些单位元可在低写入电流下以高速(100ns)进行写入。通常沉积由介电材料制成的封装层(encapsulation layer)以填充相邻的p-MTJ纳米支柱之间的间隙，以使装置电性绝缘。为了达成低写入电流的目标，必须减少自由层中的总体积V，这通过减少p-MTJ的物理尺寸能最容易实现。当每个p-MTJ层的厚度在y轴方向上时，x轴及z轴尺寸的一者或两者可以减少。此外，可以减少自由层的厚度以减少总体积V。然而，随着物理尺寸的缩小，经由p-MTJ纳米支柱的「边缘」或侧壁区域的电流传导的效应变得更加明显。这些边缘区域特别重要，因为蚀刻、封装及退火工艺所损坏的晶体结构，可能会严重影响关键的装置特性，例如自由层矫顽力(coercivity,Hc)、DRR、以及电阻面积积(resistance-area product,RA product)。