[发明专利]对阻隔区具有屏障的电荷捕获结构

说明书

本文中所揭示的各种实施例包含具有电荷捕获结构的方法及设备，其中每一电荷捕获结构包含在所述电荷捕获结构的栅极与电荷捕获区上的阻隔电介质之间的介电屏障。在各种实施例中，所述电荷捕获结构中的每一者的所述介电屏障的材料可具有比氧化铝的介电常数大的介电常数。揭示了额外设备、系统及方法。

优先权申请案

本申请案主张2017年8月11日申请的第15/675,223号美国申请案的优先权益，所述美国申请案的全文以引用的方式并入本文中。

背景技术

电子工业处于减小组件大小以及电力要求两者的恒定压力下，且具有改进存储器装置的操作的市场驱动需求。一种减小组件大小的方法为以三维(3D)配置制造装置。举例来说，存储器装置可经布置为竖直地在衬底上的存储器单元的堆叠。此类存储器单元可被实施为电荷捕获单元。对基于电荷捕获的存储器装置及其操作的改进可由存储器装置的设计的发展解决。

附图说明

图1A为根据各种实施例的实例电荷捕获结构的横截面表示，所述实例电荷捕获结构可包含于各种电子设备中。

图1B为根据各种实施例的实例栅极的横截面表示，所述实例栅极具有带多个组件的结构。

图2A至2C根据各种实施例绘示具有氧化铝介电屏障区的电荷捕获结构与具有氧化铪介电屏障区的电荷捕获结构的比较。

图3为根据各种实施例的单元降级与循环条件的曲线图。

图4展示根据各种实施例的三维存储器装置的存储器阵列的块架构及页地址映射的示意图。

图5为根据各种实施例的形成电荷捕获结构的实例方法的特征的流程图。

图6为根据各种实施例的形成电荷捕获结构的实例方法的特征的流程图。

图7A至7H绘示根据各种实施例的在竖直堆叠中形成电荷捕获结构的实例方法的阶段。

图8绘示根据各种实施例的具有多个电子组件的晶片的实例。

图9展示根据各种实施例的实例系统的框图，所述实例系统包含用作为存储器单元的电荷捕获结构的阵列结构化的存储器。

具体实施方式

以下详细描述是指借助于实例绘示展示本发明的各种实施例的随附图式。以充足细节描述这些实施例以使得所属领域的一般技术人员实践这些及其它实施例。可利用其它实施例，且可对这些实施例进行结构、逻辑及电学改变。各种实施例未必相互排斥，这是因为一些实施例可与一或多个其它实施例组合以形成新实施例。因此，不应在限制性意义上看待以下详细描述。

如本文件中所使用的术语“水平”被定义为平行于衬底的常规平面或表面，例如在晶片或裸片下面的平面或表面，而不管衬底在任何时间点的实际定向。术语“竖直”是指垂直于如上文所定义的水平的方向。术语“晶片”及“衬底”在本文中通常用于是指集成电路形成于其上的任何结构，且还是指在集成电路制造的不同阶段期间的此类结构。晶片可包含多个裸片，集成电路相对于裸片的相应衬底安置在所述多个裸片中。